| 主权项 |
1.一种积体电路封装制程,包含以下步骤:(1)预制一基板,其具有一正面及一背面,且其上预先定义出复数个封装区域;(2)预制一散热片架,其包括复数个一体成型之散热片,具有一正面及一背面;且其中每一个散热片对应至该基板上之一个封装区域;(3)将复数个半导体晶片分别电性连接至该基板正面上之各个封装区域上;(4)将该散热片架组合至该基板上,使得其中每一个散热片置于基板上之一个半导体晶片之上方;(5)进行一封装胶体制程,藉以形成一连续之封装胶体,用以封装该些半导体晶片及该散热片架;(6)进行一植球制程,藉以将复数个焊球植置于该基板之背面;以及(7)进行一切割制程,藉此将该封装胶体沿该基板上之封装区域分界线切割开来,形成个别之封装结构体。2.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(1)中,该基板为一BT基板。3.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(1)中,该基板为一FR4基板。4.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(1)中,该基板为一聚醯亚氨胶片。5.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(2)中,该散热片架为一凸脚式散热片架,其背面延伸出复数个支撑脚。6.如申请专利范围第5项所述之积体电路封装制程,其中该凸脚式散热片架之正面及背面均为平坦状。7.如申请专利范围第5项所述之积体电路封装制程,其中该凸脚式散热片架之正面为平坦状,而背面则形成有复数个突块。8.如申请专利范围第5项所述之积体电路封装制程,其中该凸脚式散热片架之正面为平坦状,而背面则形成有复数个凹穴。9.如申请专利范围第5项所述之积体电路封装制程,其中该凸脚式散热片架之正面为平坦状,而背面则形成有复数个纵向及横向交叉之沟槽。10.如申请专利范围第5项所述之积体电路封装制程,其中该凸脚式散热片架之正面形成有对应于各个散热片之复数个突块,且于每一个突块之周围形成有复数个通孔。11.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(2)中,该散热片架为一无凸脚式散热片架。12.如申请专利范围第11项所述之积体电路封装制程,更进一步包含以下步骤:形成一溢胶屏障层于该无凸脚式散热片架之一表面上;且该溢胶屏障层于该封装制程中,系接触于该封装模具之模穴的底面。13.如申请专利范围第12项所述之积体电路封装制程,其中该溢胶屏障层为一聚醯亚氨胶片。14.如申请专利范围第12项所述之积体电路封装制程,其中该溢胶屏障层为一环氧树脂涂布层。15.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(3)中,系采用焊线技术将该些半导体晶片电性连接至该基板。16.如申请专利范围第1项所述之积体电路封装制程,其中于步骤(3)中,系采用覆晶技术将该些半导体晶片电性连接至该基板。17.如申请专利范围第5项所述之积体电路封装制程,其中该步骤(4)包含以下之小步骤:预制一封装模具,其具有一下凹模穴;将该散热片架置放于该封装模具之下凹模穴中;以及将该基板连同其上之半导体晶片以倒置方式置放于该封装模具之下凹模穴中所置放之该散热片架上。18.如申请专利范围第5项所述之积体电路封装制程,其中该步骤(4)包含以下小步骤:将该凸脚式散热片架之支撑脚的尖端黏结至该基板之正面上。19.如申请专利范围第18项所述之积体电路封装制程,其中该步骤(5)中之封装胶体制程包含以下小步骤:预制一封装模具,其底部具有一上凹模穴;以及将该基板连同其上之该些半导体晶片及该散热片架置放于该封装模具之上凹模穴中。图式简单说明:第一图A至第一图F为结构示意图,其用以揭露本发明之薄型球栅阵列式积体电路封装制程之第一实施例;第二图A至第二图E为结构示意图,其用以揭露本发明之薄型球栅阵列式积体电路封装制程之第二实施例;第三图A至第三图C为结构示意图,其用以揭露本发明之薄型球栅阵列式积体电路封装制程之第三实施例;第四图A至第四图B为结构示意图,其用以揭露本发明之薄型球栅阵列式积体电路封装制程之第四实施例;第五图为一立体结构示意图,其用以显示本发明所采用之凸脚式散热片架之另一实施方式;第六图A至第六图C为结构示意图,其用以显示本发明所采用之凸脚式散热片架之另一实施方式及其用途;第七图A至第七图C为结构示意图,其用以显示本发明所采用之凸脚式散热片架之另一实施方式及其用途;第八图A至第八图C为结构示意图,其用以显示本发明所采用之凸脚式散热片架之另一实施方式及其用途;第九图A至第九图C为结构示意图,其用以显示本发明所采用之凸脚式散热片架之另一实施方式及其用途;第十图A至第十图C为结构示意图,其用以显示本发明所采用之凸脚式散热片架之另一实施方式及其用途。 |
