| 主权项 |
1.一种减小互补式金属半导体氧化物之短路电流 的电路,包含: 一反及闸; 一反或闸; 一输出信号源,分别连接至该反及闸与该反或闸的 输入端; 一互补式金属半导体氧化物,具有一PMOS及一NMOS,该 PMOS的汲极连接至该NMOS的汲极; 一第一反相器,其输出分别连接至该PMOS的闸极与 该反及闸的输入端; 一第二反相器,其输出分别连接至该NMOS的闸极与 该反或闸的输入端; 其中该反或闸的输出系连接至该第一反相器的输 入端,且该反及闸的输出系连接至该第二反相器的 输入端,经由该反或闸.反及闸.第一反相器及第二 反相器的作用,当输出信号源的値由1变换为0或由0 变换为1时,可避免该PMOS与该NMOS之间产生短路电流 ,以有效地减少电力消耗。2.一种减小互补式金属 半导体氧化物之短路电流的线路布局,其特征在于 一输出信号源的第一端经由一反或闸与一第一反 相器而连接至一PMOS,PMOS的尾端与输出信号源的第 二端一同接至一反及闸的输入端,反及闸的输出端 连接至一第二反相器,第二反相器的输出连接至 NMOS,然后NMOS的尾端与输出信号源的第一端一同接 至反或闸的输入端,藉此当输出信号源的値由1变 换为0或由0变换为1时,可避免该PMOS与该NMOS之间产 生短路电流,以有效地减少电力消耗。图式简单说 明: 第一图指出习知电路中之输出信号源与PMOS及NMOS 之配置; 第二图A与第二图B为图形,分别说明在习知电路中 当输出信号源之値由1变换为0及由0变换为1时之情 形; 第三图指出依据本发明的电路中之输出信号源与 PMOS及NMOS之配置; 第四图A与第四图B为图形,分别说明在本发明之电 路中当输出信号源之値由1变换为0及由0变换为1时 之情形; 第五图指出第三图之电路的一种线路布局;及 第六图指出第三图之电路的另一种线路布局。 |
