| 摘要 |
<P>La présente invention concerne des circuits (100) et des procédés qui empêchent des modes de défaillance dans des circuits associés (10). Le circuit (100) traite une impulsion destinée à être utilisée avec un circuit associé (10). Le circuit (100) comprend un temporisateur (140, 145) et une ou plusieurs portes logiques (150, 160). Le temporisateur (140, 145) produit une sortie dans un état donné si la durée de l'impulsion atteint une durée prédéterminée. La durée prédéterminée est fonction d'un paramètre du circuit associé (10). La porte logique ou plusieurs portes logiques (150, 160) a/ont une sortie qui est identique à l'impulsion, à moins que et jusqu'à ce que, la sortie du temporisateur (140, 145) soit dans l'état donné, moment auquel la sortie d'une porte logique ou de plusieurs portes logiques (150, 160) est amenée de force dans un état non pulsé.</P> |
