| 摘要 |
<P>La présente invention concerne le partage de données entre des portes logiques adjacentes (11, 12, 13, 14) pour décaler des données dans un multiplexeur (10). Chaque porte logique (11, 12, 13, 14) réalise deux étapes de décalage et réalise un partage de données en reliant des entrées de données (15, 18, 21, 24) entre les portes logiques (11, 12, 13, 14). En se basant sur les connexions de partage de données (31, 32, 61, 62, 63, 64), les signaux de commande (17, 20, 23, 26) délivrent des bits dans chaque porte logique depuis des portes logiques adjacentes pour effectuer diverses opérations de décalage sur un bus de données.</P>
|
