| 主权项 |
1.一种积体电路模组之制造方法,包含有下列步骤:(A)取用一电路板,其具有至少一模组电路,且该模组电路具有至少一晶片装配区及一电子元件装配区;(B)取用至少一承载板,其具有一连接电路,将该承载板组装至该晶片装配区,使该连接电路与该模组电路电性连接;(C)取用至少一积体电路晶片,将该晶片组装至该承载板上,使该晶片与该连接电路电性连接。2.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)之后,更包含有一遮盖保护该晶片之步骤者。3.依据申请专利范围第2项所述之积体电路模组之制造方法,其中该遮盖保护该晶片之步骤,系利用一盖体罩设于该承载板周缘,以保护该晶片者。4.依据申请专利范围第3项所述之积体电路模组之制造方法,其中该盖体中更固设有一光学镜片者。5.依据申请专利范围第2项所述之积体电路模组之制造方法,其中该遮盖保护该晶片之步骤,系利用绝缘树脂封装包覆该晶片者。6.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)之前,更包含有一取用至少一电子元件,并将其组装至该电子元件装配区,使该电子元件得与该模组电路电性连接之步骤者。7.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)之后,更包含有一取用至少一电子元件,并将其组装置该电子元件装配区,使该电子元件得与该模组电路电性连接之步骤者。8.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)之前更包含有一切割步骤,用以将该电路板切割成具有单一模组电路之电路板者。9.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)之后更包含有一切割步骤,用以将该电路板切割成具有单一模组电路之电路板者。10.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该承载板,具有一顶面及一底面,该顶面布设有该连接电路,且该承载板具有至少一连通该顶面连接电路与该承载板外界之贯孔,当该承载板组装至该晶片装配区时,该贯孔系可连通该模组电路及该连接电路,并可供导电物质填设,俾以电性连接该连接电路与该模组电路者。11.依据申请专利范围第10项所述之积体电路模组之制造方法,其中该导电物质系为焊锡者12.依据申请专利范围第10项所述之积体电路模组之制造方法,其中该导电物质系为导电胶者。13.依据申请专利范围第10项所述之积体电路模组之制造方法,其中该贯孔系贯穿该承载板之顶、底面,且位于该承载板之周缘者。14.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)系利用打线技术,藉由金属焊线而电性连接该晶片与该承载板之连接电路者。15.依据申请专利范围第1项所述之积体电路模组之制造方法,其中该步骤(C)系利用覆片技术而电性连接该晶片与该承载板之连接电路者。图式简单说明:第一图系本发明一较佳实施例之流程图;第二图至第八图系本发明一较佳实施例各个制造流程之结构示意图。 |
