| 主权项 |
1.一种具有自行对准汲极与源极之分离闸极式快闪记忆单元的制作方法,该分离闸极式快闪记忆单元是制作于一半导体晶片上,该半导体晶片包含有一基底,至少二个浮动闸极设于该基底之上,以及一氮化矽层设于各该浮动闸极之上,该方法包含有下列步骤:于该半导体晶片表面形成一光阻层;进行一黄光制程,去除该二浮动闸极之间的光阻层;利用该光阻层与该浮动闸极上方之氮化矽层当作幕罩,进行一第一离子布植制程,以于该二浮动闸极之间的基底上形成一汲极扩散区;去除该光阻层,于该半导体晶片表面均匀地形成一保护层,覆盖该基底以及该浮动闸极之侧壁与顶面;于该二浮动闸极的周围侧壁形成侧壁子,且该二浮动闸极之间的侧壁子系彼此相连并覆盖该汲极扩散区;以及利用该侧壁子当作幕罩,进行一第二离子布植制程,以于该基底上形成一源极扩散区。2.如申请专利范围第1项之方法,其中该保护层是由氧化矽或氮化矽所构成。3.如申请专利范围第2项之方法,其中形成该侧壁子的方法包含有下列步骤:于该保护层表面均匀形成一牺牲层;以及进行一回蚀刻制程,去除该牺牲层直至保护层表面,并使残留于该浮动闸极周围侧边之牺牲层形成该侧壁子。4.如申请专利范围第3项之方法,其中该保护层是由氮化矽所构成时,而该牺牲层系由氧化矽所构成。5.如申请专利范围第3项之方法,其中该保护层是由氧化矽所构成时,而该牺牲层系由氮化矽所构成。6.如申请专利范围第1项之方法,其中该汲极扩散区的离子布植浓度约为1014-1015㎝-2。7.如申请专利范围第1项之方法,其中该源极扩散区的离子布植浓度约为1014㎝-2。8.一种制作分离闸极式快闪记忆单元(split gate flash memory cell)的方法,该分离闸极快闪记忆单元是制作于一半导体晶片上,该半导体晶片包含有一基底,至少二个浮动闸极设于该基底之上,以及一氮化矽层设于各该浮动闸极之上,该方法包含有下列步骤:于该半导体晶片表面形成一光阻层;进行一黄光制程,去除该二浮动闸极之间的光阻层;利用该光阻层与该浮动闸极上方之氮化矽层当作幕罩,进行一第一离子布植制程,以于该二浮动闸极之间的基底上形成一汲极扩散区,去除该光阻层;于该半导体晶片表面均匀地形成一保护层,覆盖该基底以及该浮动闸极之侧壁与顶面,于该二浮动闸极的周围侧壁形成侧壁子,且该二浮动闸极之间的侧壁子系彼此相连并覆盖该汲极扩散区;利用该侧壁子当作幕罩,进行一第二离子布植制程,以于该基底上形成一源极扩散区;去除该侧壁子;于该浮动闸极上方形成一控制闸极(control gate);以及进行一自行对准蚀刻制程,以于源极扩散区的上方形成一接触洞,以形成一接触插塞(contact plug)来电连接该快闪记忆单元与该半导体晶片上之元件。9.如申请专利范围第8项之方法,其中该保护层是由氮化矽或氧化矽所构成。10.如申请专利范围第9项之方法,其中形成该侧壁子的方法包含有下列步骤:于该保护层表面均匀形成一牺牲层;以及进行一回蚀刻制程,去除该牺牲层直至该保护层表面,并使残留于该浮动闸极周围侧边之牺牲层形成该侧壁子。11.如申请专利范围第10项之方法,其中该保护层是由氮化矽所构成时,而该牺牲层系由氧化矽所构成。12.如申请专利范围第10项之方法,其中该保护层是由氧化矽所构成时,而该牺牲层系由氮化矽所构成。13.如申请专利范围第8项之方法,其中该汲极扩散区的离子布植浓度约为1014-1015㎝-2。14.如申请专利范围第8项之方法,其中该源极扩散区的离子布植浓度约为1014㎝-2。15.如申请专利范围第8项之方法,其中形成该控制闸极的方法包含有下列步骤:于基底及浮动闸极表面均匀地形成一隧穿氧化层,于该闸氧化层表面形成一多晶矽层;于该多晶矽层表面形成一氮化矽层;于该氮化矽层表面形成一光阻层;进行一黄光制程,于该光阻层中形成该控制闸极之图案;进行一乾蚀刻制程,沿着该光阻层之图案蚀刻该氮化矽层及该多晶矽层,以形成该控制闸极;以及去除该光阻层。16.如申请专利范围第8项之方法,其中该自行对准蚀刻制程包含有下列步骤:于该控制闸极的周围侧壁形成侧壁子;于该基底表面形成一介电层;于该介电层表面形成一光阻层;进行一黄光制程,于该光阻层中形成该接触洞的图案;进行一乾蚀刻制程,沿着该光阻层之图案蚀刻该介电层直至该基底表面;以及去除该光阻层。17.如申请专利范围第16项之方法,其中该侧壁子是由氮化矽构成,而该介电层是氧化矽构成。18.如申请专利范围第8项之方法,其中在完成该接触洞之后,另须于该接触洞内之基底表面进行一离子掺杂制程,以降低该源极扩散区与后续形成于该接触洞之接触插塞的接触电阻。图式简单说明:第一图至第四图为习知制作分离闸极的方法的示意图。第五图至第十一图为本发明制作分离闸极的方法的示意图。 |
