| 主权项 |
1.一种将机械码从一输入装置载入到一记忆装置的方法,其中该记忆装置具有至少一缺陷记忆格,其包括下述步骤:(a)辨明该记忆装置所有缺陷记忆格的位址;(b)跳过该所有缺陷记忆格,将机械码载入于该记忆装置,而将机械码载入于除了该所有缺陷记忆格外之记忆格中。2.如申请专利范围第1项所述的方法,其中步骤(b)更包括下述步骤:(b1)建构一「跳(jump)」指令,使得该机械码的执行可跳过该下一缺陷记忆格;(b2)在该下一缺陷记忆格前插入该「跳(jump)」指令。3.如申请专利范围第2项所述的方法,其更包括下述步骤:(c)更正被一或多个位址参考指令(address-referencinginstruction)参考之一或多个位址来修正该被载入之机械码。4.如申请专利范围第3项所述的方法,其更包括下述步骤:(d)周期的辨明该记忆装置中新的缺陷记忆格之位址;(e)跳过该所有缺陷记忆格,将机械码重新载入于该记忆装置,而将机械码载入于除了该所有缺陷记忆格外之记忆格中;(f)更正被确定的指令参考之该位址来修正该重新被载入之机械码。5.如申请专利范围第2项所述的方法,其中该机械码包含复数之码单元(code unit),每一码单元代表占据一或多个记忆格长度之一指令步骤(instruction step)、一资料区块(data block)或一堆叠宣告(stack declaration),并且其中之(b1)步骤更包括下述步骤:判定于下一缺陷记忆格之前,是否有足够容置该下一码单元长度的非缺陷记忆格;而若于下一缺陷记忆格之前,没有足够容置该下一码单元长度的非缺陷记忆格,建构该「跳(jump)」指令,并将其载入于该记忆装置。6.如申请专利范围第5项所述的方法,其中之(b1)步骤更包括下述步骤:判定于下二连续之缺陷记忆格之间,是否有足够容置该下一码单元及一「跳(jump)」指令之长度的非缺陷记忆格;而若于下二连续之缺陷记忆格之间,不具有足够容置该下一码单元及一「跳过」指令之长度的非缺陷记忆格,建构该「跳(jump)」指令,并将其载入于该记忆装置,以跳过该下二连续之缺陷记忆格。7.如申请专利范围第3项所述的方法,其中之(c)步骤更包括下述步骤:依据之前所有已被跳过之记忆格数目来修正该绝对位址,更正于一指令步骤中之一绝对位址。8.如申请专利范围第3项所述的方法,其中之(c)步骤更包括下述步骤:依据目前位址与包含于该相对位址之该目标位址之间,所有已被跳过之记忆格数目来修正该绝对位址,更正于一指令步骤中之一相对位址。9.如申请专利范围第1项所述的方法,其中该机械码包含复数之码单元(code unit),每一码单元代表占据一或多个记忆格长度之一指令步骤(instruction step)、一资料区块(data block)或一堆叠宣告(stack declaration),并且其中之(b)步骤更包括下述步骤:(b1)一次一码单元的将该机械码载入于该记忆装置中。10.如申请专利范围第9项所述的方法,其中之(b1)步骤更包括下述步骤:执行一取回(fetch)及解码指令辨识一指令步骤码单元。11.如申请专利范围第10项所述的方法,更包括下述步骤:提供每一资料区块码单元一特定之码序列,该码序列包括被一运算元位址(operand address)及一预定之资料位元跟随之一预定的操作码(operation code)。12.如申请专利范围第11项所述的方法,更包括下述步骤:提供该预定之资料位元如一空白(Null)资料位元;以及用该运算元位址决定该资料区块码单元的大小。13.如申请专利范围第10项所述的方法,更包括下述步骤:提供每一堆叠宣告码单元一特定之码序列,该码序列包括被一运算元位址(operand address)及一预定之资料位元跟随之一预定的操作码。14.如申请专利范围第13项所述的方法,更包括下述步骤:提供该预定之资料位元如一空白(Null)资料位元;以及用该运算元位址决定该堆叠宣告码单元的大小。15.如申请专利范围第5项所述的方法,其中该被建构之「跳(jump)」指令包括一被参考的记忆位址,更包括下述步骤:在被该被建构之「跳(jump)」指令指定之记忆位址,载入该下一码单元。16.一种从一输入装置将机械码载入一记忆装置的方法,其并于载入过程中跳过于记忆装置中之缺陷记忆格,该方法包括下述步骤:(a)建构一「跳(jump)」指令,使得该机械码的执行可跳过该下一缺陷记忆格;(b)在该下一缺陷记忆格前插入该「跳」指令。17.如申请专利范围第16项所述的方法,更包括下述步骤:(c)更正被一或多个位址参考(address-referencing)指令参考之位址,来修正该被载入之机械码。18.如申请专利范围第16项所述的方法,其中该机械码包含复数之码单元(code unit),每一码单元代表占据一或多个记忆格长度之一指令步骤、一资料区块或一堆叠宣告,并且其中之(a)步骤更包括下述步骤:判定于下一缺陷记忆格之前,是否有足够容置该下一码单元长度的非缺陷记忆格;而若于下一缺陷记忆格之前,没有足够容置该下一码单元长度的非缺陷记忆格,建构该「跳」指令,并将其载入于该记忆装置。19.如申请专利范围第16项所述的方法,其中(a)步骤更包括下述步骤:判定于下二连续之缺陷记忆格之间,是否有足够容置该下一码单元及一「跳」指令之长度的非缺陷记忆格;而若于下二连续之缺陷记忆格之间,不具有足够容置该下一码单元及一「跳」指令之长度的非缺陷记忆格,建构该「跳」指令,并将其载入于该记忆装置,以跳过该下二连续之缺陷记忆格。20.如申请专利范围第17项所述的方法,其中(c)步骤更包括下述步骤:依据之前所有已被跳过之记忆格数目,来修正该绝对位址,更正于一指令步骤中之上绝对位址。21.如申请专利范围第17项所述的方法,其中(c)步骤更包括下述步骤:依据目前位址与包含于该相对位址之目标位址之间,所有已被跳过之记忆格数目,来修正该绝对位址,更正于一指令步骤中之一相对位址。22.一种制造具有记忆装置之一单晶片微电脑的方法,包括下述步骤:制作该晶圆(wafer);执行一晶圆探针测试,其中该晶圆探针测试并不作该记忆装置之所有记忆格的测试;封装该晶片(chip);作该晶片(chip)之最终测试,其中该最终测试并不作该记忆装置之所有记忆格的测试。23.如申请专利范围第22项所述的方法,更包括下述步骤:于封装该晶片后重新测试该晶片,其中该重新测试并不作该记忆装置之所有记忆格的测试。24.一种记忆系统,其系包括:一具有复数个记忆格之记忆装置,其中并包括有至少一缺陷记忆格;辨识该记忆装置中所有缺陷记忆格位址之辨识装置;及修正机械码之修正装置;及载入该被修正之机械码于该记忆装置中之载入装置。25.如申请专利范围第24项所述之记忆系统,其中该修正装置系包括,用来跳过该缺陷记忆格及将机械码载入于除该缺陷记忆格外之记忆格之装置。26.如申请专利范围第25项所述之记忆系统,其中该跳过装置系包括,建构一「跳(jump)」指令,使得执行该机械码可跳过该下一缺陷记忆格。27.如申请专利范围第24项所述之记忆系统,更包括用以修正该被载入之机械码之位址的装置。28.如申请专利范围第27项所述之记忆系统,其中该位址修正装置包括修正被一或多个指令参考之位址的装置。29.如申请专利范围第24项所述之记忆系统,其中该机械码包含复数之码单元(code unit),每一码单元代表占据一或多个记忆格长度之一指令步骤、一资料区块或一堆叠宣告。30.如申请专利范围第29项所述之记忆系统,其中每一指令步骤包括一操作码(operation code),以及为该操作码所决定之运算元位址(operand address)。31.如申请专利范围第29项所述之记忆系统,其中每一资料区块码单元包括一特定之码序列,该码序列包括被一运算元位址(operandaddress)及一预定之资料位元跟随之一预定的操作码。32.如申请专利范围第31项所述之记忆系统,其中该预定之操作码表示为一「跳(jump)」指令,该预定之资料位元为一空白(Null)资料位元,以及该资料区块码单元的大小为该运算元位址(operand address)所决定。33.如申请专利范围第29项所述之记忆系统,其中每一堆叠宣告码单元包括一特定之码序列,该码序列包括被一运算元位址(operand address)及一预定之资料位元跟随之一预定的操作码。34.如申请专利范围第33项所述之记忆系统,其中该预定之操作码表示为一「跳(jump)」指令,该预定之资料位元为一空白(Null)资料位元,以及该堆叠宣告码单元的大小为该运算元位址(operand address)所决定。35.一种将机械码载入于一记忆装置的方法,其系包括下述步骤:将该机械码分割为复数之码单元,每一码单元代表占据一或多个记忆格长度之一指令步骤、一资料区块或一堆叠宣告;执行一取回及解码指令辨识一指令步骤码单元;提供每一资料区块码单元一特定之码序列,该码序列包括被一运算元位址(operand address)及一预定之资料位元跟随之一预定的操作码;提供每一堆叠宣告码单元一特定之码序列,该码序列包括被一运算元位址(operand address)及一预定之资料位元跟随之一预定的操作码。36.如申请专利范围第35项所述之方法,更包括下述步骤:对每一资料区块码单元提供该预定之资料位元如一空白(Null)资料位元;以及用该运算元位址决定该资料区块码单元的大小。37.如申请专利范围第35项所述之方法,更包括下述步骤:对每一堆叠宣告码单元提供该预定之资料位元如一空白(Null)资料位元;以及用该运算元位址决定该堆叠宣告码单元的大小。图式简单说明:第一图:前案之记忆体系统的制造流程;第二图(A):根据本发明之一实施例中之一电脑系统的一般图示;第二图(B):根据第二图(A)中之记忆装置之部分简单图示;第三图:本发明中,一程式之机械码载入于记忆系统之流程图;第四图:本发明中,记忆系统之周期性自我测试之流程图;第五图:第三图中步骤116及第四图中步骤116之流程图;第六图(A)及第六图(B):依据第五图之步骤,举例说明,于一具有缺陷记忆格之记忆系统,将数个「码单元」载入的结果;第七图:第三图中步骤120及第四图中步骤170之流程图;第八图:根据本发明之方法,将一序列之机械码载入的图示;第九图:根据本发明之一记忆装置的制造过程的一实施例。 |
