便于改进沟槽腐蚀工艺的集成芯片虚设沟槽图形

摘要

虚设沟槽用于研制中的沟槽布局,以解决包括微负载二次负载的负载效应。在研制中采用虚设沟槽能够预计不具有器件沟槽的最终设计负载的布局中的沟槽腐蚀协议,该协议可直接用于最终芯片形成,不需再设计。虚设沟槽还可以用于同时含逻辑和DRAM布局的芯片设计,以解决不良的负载效应,并允许对含不同逻辑布局的各种芯片采用共同的DRAM沟槽布局。

主权项

1．一种布设用于开发中的集成芯片设计的沟槽级的深沟槽图案图形的方法，该方法包括：确定预计的最终芯片设计沟槽级半导体材料负载百分比；布设多个累积具有器件沟槽级半导体材料负载百分比的器件深沟槽图案，作为所说图形的一部分；及布设多个累积具有虚设沟槽级半导体材料负载百分比的虚设深沟槽图案，作为所说图形的一部分，其中虚设沟槽级半导体材料负载百分比等于预计最终设计沟槽级半导体材料负载百分比减去器件沟槽级半导体材料负载百分比。