| 主权项 |
1.一种高阻値的薄膜电阻之制造方法,该方法包括下列步骤:提供一基底,该基底上形成有一隔离层;形成一多晶矽层于该基底上;对该多晶矽层进行一轻掺杂离子植入步骤;对该多晶矽层进行一IVA族重离子之植入步骤,以破坏该多晶矽层之表层的结构,使该多晶矽层之表层变成一非晶矽层,以作为扩散阻障层;对该基底进行高温退火步骤;以及图案化该非晶矽层与该多晶矽层,以形成高阻値的薄膜电阻于该隔离层上。2.如申请专利范围第1项所述之高阻値的薄膜电阻之制造方法,其中该隔离层包括一场氧化层。3.如申请专利范围第1项所述之高阻値的薄膜电阻之制造方法,其中形成该多晶矽层的方法包括低压化学气相沉积法。4.如申请专利范围第1项所述之高阻値的薄膜电阻之制造方法,其中该多晶矽层的厚度约为2000埃。5.如申请专利范围第1项所述之高阻値的薄膜电阻之制造方法,其中该IVA族重离子包括锗。6.如申请专利范围第1项所述之高阻値的薄膜电阻之制造方法,其中该IVA族重离子之植入能量约为5至50KeV之间。7.如申请专利范围第1项所述之高阻値的薄膜电阻之制造方法,其中该非晶矽层的厚度约为50至150埃之间。图式简单说明:第一图A至第一图D所绘示为习知一种高阻値的多晶矽薄膜电阻之制造流程剖面图;以及第二图A至第二图E所绘示为依照本发明之较佳实施例,一种高阻値的薄膜电阻之制造流程剖面图。 |
