| 主权项 |
1.一种高频放大电路,包含:一输入传输线;一输出传输线;多数电晶体,各该电晶体具有一输入端和一输出端,其中该多数电晶体安排在一序列以使该电晶体之输入端循序沿着该输入传输线耦合至该输入传输线,且其中该输出端循序的沿着该输出传输线耦合至该输出传输线;以及一电容耦合于该序列之一电晶体之一端之间,其中该电晶体之输入和输出端为金属垫,该电容之底板包含该金属垫之一,且该电容之顶板耦合至与一参考电位耦合之该电晶体之一端。2.如申请专利范围第1项所述之电路,进一步包含一第二多数电晶体,其以平行于该输入和输出传输线间之该多数电晶体而安排。3.如申请专利范围第1项所述之电路,其中该电晶体为场效电晶体,而该电容为耦合于该序列之电晶体之输出端和一参考电位之间。4.如申请专利范围第1项所述之电路,其中该电晶体为双极电晶体,而该电容为耦合于该序列之电晶体之输入端和一参考电位之间。5.一种高频放大电路,包含:一输入传输线;一输出传输线;多数电晶体,各该电晶体具有一输入端和一输出端,其中该多数电晶体安排在一序列以使该电晶体之输入端循序沿着该输入传输线耦合至该输入传输线,且其中该输出端循序的沿着该输出传输线耦合至该输出传输线;以及一电容耦合于该序列之一电晶体之一端和参考电位之间,其中该电晶体进一步包含一端耦合至该参考电位,该电晶体之输入和输出端为金属垫,该电容之底板包含耦合至参考电位之端,且该电容之顶板耦合至该金属垫之一。6.如申请专利范围第5项所述之电路,其中该电晶体为场效电晶体,而该电容耦合于该输出端和一接地电位间。7.如申请专利范围第5项所述之电路,其中该电晶体为双极电晶体,而该电容为耦合于该输入端和一接地电位间。8.如申请专利范围第5项所述之电路,进一步包含一第二多数电晶体,其以平行于该输入和输出传输线间之该多数电晶体而安排。9.一种用以放大高频讯号之电晶体,该电晶体包含:多数单元电晶体,其沿着一输入传输线之相对侧边安排,各该单元电晶体包括一输入端和一输出端;该输入传输线相互耦合各该输入端和耦合至一电抗终端元件;以及输出传输线,其沿着该输入传输线之相对侧边安排上互相耦合各该输出端。10.如申请专利范围第9项所述之电晶体,其中该电抗终端元件为一电容。11.如申请专利范围第10项所述之电晶体,其中该电容为金属一绝缘一金属结构,具有底板耦合至接地和顶板耦合至该输入传输线。12.如申请专利范围第9项所述之电晶体,其中各该单元电晶体包括具有一周缘之闸极端,且其中该多数单元电晶体之全部闸极周缘小于300微米。13.如申请专利范围第9项所述之电晶体,其中各该单元电晶体包括具有一周缘之射极端,且其中该多数单元电晶体之全部射极周缘小于300微米。14.如申请专利范围第9项所述之电晶体,其中沿着输入传输线由第一单元电晶体至最后单元电晶体之长度大于高频讯号波长之约十六分之一。15.一种用以放大高频讯号之电晶体,该电晶体包含:(a)多数单元电晶体,各该单元电晶体包括一输入端和一输出端;(b)一输入传输线相互耦合各该输入端和耦合至该输入传输线之一端上之分路电容,其中该分路电容包括:(i)一底板形成于一通孔上,该通孔提供自该底板与半导体基底之背侧之接地面的耦合;(ii)一介电材料层将底板和顶板分离;及(iii)一气桥耦合该顶板至该输入传输线;以及(c)一输出传输线互相耦合各该输出端。16.如申请专利范围第15项所述之电晶体,其中该电晶体系制造于一砷化镓基底上。17.如申请专利范围第15项所述之电晶体,其中该单元电晶体为场效电晶体且该输入端为闸极端。18.如申请专利范围第15项所述之电晶体,其中该单元电晶体为双极电晶体且该输入端为基极端。图式简单说明:第一图为习知功率放大电路之平面图;第二图为精巧功率放大电路之图;第三图为依照本发明之第一实施例之电抗补偿功率放大电路之概略图;第四图为第三图之实施例和两个其它功率放大电路型态之增益对频率之图;第五图为第三图之实施例电路之积体电路执行之平面图;第六图为第五图之电路之电容之横截面图;第七图为第三图之实施例之第二积体电路执行之平面图;第八图为依照本发明之第二实施例之电抗补偿功率放大电路之概略图;第九图为第八图之实施例和其它两个功率放大电路型态之增益对频率之图;第十图为第八图之实施例之积体电路执行之平面图;第十一图为习知异接面双极电晶体之平面图;第十二图为依照本发明之第三实施例之电抗补偿电晶体之概略图;第十三图为第十二图之实施例和其它两个功率电晶体型态之增益对频率之图;和第十四图为第十二图之实施例之积体电路执行之平面图。 |
