发明名称 未牺牲下层铝配线之可靠性而能改善阶梯覆盖性的半导体装置之制造方法
摘要 一介层洞(24)显露出一下层铝配线(22),该介层洞(24)形成于一层间绝缘层(23)中,且在沉积一上层铝配线(30)之前进行排气,该上层铝配线(30)经由该介层洞(24)而连接于该下层铝配线(22),其中排气进行之基板温度等于或小于层间绝缘层(23)形成时之最大基板温度,俾使由于热应力所造成之丘凸(hillock)与须晶(whisker)不会发生于下层铝配线(22)中。
申请公布号 TW444245 申请公布日期 2001.07.01
申请号 TW088120747 申请日期 1999.11.25
申请人 电气股份有限公司 发明人 山本 悦章
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 台北市长春路二十号三楼
主权项 1.一种半导体装置之制造方法,包含下列步骤:a)形成一下层金属线(22;32)于一半导体基板(20)上;b)在该半导体基板(20)被加热至最高为第一温度之条件下,以一层间绝缘层(23;33)覆盖该下层金属线;c)形成一介层洞(24;37)于该层间绝缘层(23;33)中;d)进行排气,以从层间绝缘层(23;33)中移除污染物;以及e)形成一上层金属线(30;38),穿入该介层洞(24;37)中,且用以形成该上层金属线之导电材料系选自于由铝与铝合金所组成之族群中之一元素;其特征为:在该半导体基板(20)被加热至一第二温度之条件下进行排气,该第二温度系等于或小于该第一温度。2.如申请专利范围第1项之半导体装置之制造方法,其中该第二温度等于或高于摄氏200度,且较该第一温度低约摄氏0至400度。3.如申请专利范围第2项之半导体装置之制造方法,其中该第一温度系位于摄氏200度至600度之范围间。4.如申请专利范围第1项之半导体装置之制造方法,其中该步骤b)包含一子步骤:使用电浆辅助化学气相沉积,在该第一温度下,沉积一绝缘材料,以形成一绝缘材料层,作为该层间绝缘层(23)。5.如申请专利范围第4项之半导体装置之制造方法,其中该步骤b)更包含一子步骤:化学机械抛光该绝缘材料层之上表面,以形成该层间绝缘层(23)之一光滑顶表面。6.如申请专利范围第1项之半导体装置之制造方法,其中该步骤b)包含下列子步骤:b-1)使用电浆辅助化学气相沉积,沉积一绝缘材料,以形成一线性绝缘层(34)b-2)涂布包含矽化物之溶液于该线性绝缘层上,使一矽化物层(35)均匀形成于该线性绝缘层(34)上,b-3)进行一回蚀,以选择性存留该矽化物层(35)于该线性绝缘层(34)上,介于该下层金属线(32)与其他下层金属线间,b-4)使用电浆辅助化学气相沉积,沉积一绝缘材料,俾使一盖覆层(36)覆盖该矽化物层(35)及该线性绝缘层(34)之暴露表面,以及b-5)使该子步骤b-4)之结果结构退火,以烘烤该矽化物层(35)。7.如申请专利范围第6项之半导体装置之制造方法,其'中该退火系进行于该第一温度下。8.如申请专利范围第6项之半导体装置之制造方法,其中该绝缘材料系于该第一温度下沉积。9.如申请专利范围第6项之半导体装置之制造方法,其中该步骤d)与e)系进行于真空中,而未破坏该真空。10.如申请专利范围第9项之半导体装置之制造方法,其中该步骤e)包含下列子步骤:e-1)沉积该导电材料于该步骤d)之结果结构之整个表面上,以填满该介层洞(24;37),随后隆起成一导电材料层(28;41),以及e-2)图案化该导电材料层(28;41)成为该上层金属线(30;38)。11.如申请专利范围第10项之半导体装置之制造方法,其中该步骤e-1)包含下列子步骤:e-1-1)以一第三温度与相对高的沉积速率,沉积该导电材料于该步骤d)之该结果结构之整个表面上,以及e-1-2)使沉积温度从该第三温度变化至一高于该第三温度之第四温度,以增强该导电材料之表面扩散,且使沉积速率从该相对高的沉积速率变化至一相对低的沉积速率。12.如申请专利范围第11项之半导体装置之制造方法,其中于该子步骤e-1-1)与e-1-2)中采用溅镀。13.如申请专利范围第11项之半导体装置之制造方法,其中该步骤e-1)更包含一进行于该子步骤e-1-1)前之子步骤:改善该导电材料之可湿性。14.如申请专利范围第13项之半导体装置之制造方法,其中该可湿性之改善系藉由如下方式:沉积一钛层(25;39)于该步骤d)之结果结构之整个表面上。图式简单说明:第一图A至第一图H系显示日本未实审专利公报第64-76736号中所揭露之习知制造方法之剖面图;第二图系显示损坏的样品与加热温度间之关系;第三图A至第三图H系显示本发明半导体装置之一制造方法的基本步骤之剖面图;第四图系显示施加于下层金属线上之热应力与温度间之关系;第五图系显示以排气温度作为参考,残留污染物之质量数之图;以及第六图A至第六图H系显示本发明半导体装置之另一制造方法之剖面图。
地址 日本