| 主权项 |
1.一种积体记忆体,其特征为:-具有可写入之记忆胞(MC),-具有一对(pair)位元线(BL, /BL),其将记忆胞(MC)与差动读出放大器(SA)相连接,在读出过程时即将读出之资料由记忆胞经由读出放大器(SA)而往记忆体外部传送而在写入过程时即将写入之资料由记忆体外部经由读出放大器(SA)而传送至记忆胞,-具有一个控制单元(CTR),在读出过程时在记忆胞(MC)中之一个导电性地与位元线(BL)中之一条相连接之前此控制单元(CTR)是用来在多个步骤中对此位元线(BL, /BL)进行预充电,-在写入过程时此控制单元(CTR)至多是在读出放大器(SA)使资料传送至位元线对(BL, /BL)之前进行此位元线(BL, /BL)预充电时在读出过程中所需之各步骤之一部份。2.如申请专利范围第1项之积体记忆体,其中-记忆胞之内容在读出时会被破坏,-在读出过程时在记忆胞(MC)导电性地与位元线(BL)相连接之后此读出放大器(SA)将此位元线(BL, /BL)上之可调整之差动信号放大且写回至记忆胞外。3.如申请专利范围第1项之积体记忆体,其中此控制单元(CTR)在读出过程中为了对此位元线(BL, /BL)进行预充电须将此二条位元线(BL, /BL)预充电至一种共同之电位,此种预充电在写入过程中不必进行。4.如申请专利范围第1,2或3项之积体记忆体,其中此控制单元(CTR),在读出过程时为了对此位元线(BL, /BL)进行预充电须将参考记忆胞(RC)之内容读出至位元线(BL, /BL)且随后在位元线之间进行一种电荷平衡过程,其中在写入过程时不须此二个过程。5.如申请专利范围第4项之积体记忆体,其中控制单元(CTR)在读出过程时为了对此位元线(BL, /BL)进行预充电对此一与即将读出之记忆胞(MC)相连接之位元线(BL)进行一种放电过程,此种放电过程在时间上紧接于位元线(BL, /BL)之间的电荷平衡过程之后且在写入过程时是不必进行的。6.如申请专利范围第1,2或3项之积体记忆体,其中-在读出过程中在驱动此读出放大器(SA)之前须读出相关之记忆胞(MC)之内容,此相关之记忆胞(MC)是导电性地与位元线(BL, /BL)中之一相连接,-在写入过程中首先驱动读出放大器(SA),使即将写入之资料在相关之记忆胞(MC)导电性地与一条位元线(BL)相连接之前即已存在于位元线对(BL, /BL)中。图式简单说明:第一图本发明积体记忆体之实施例。第二图在写入期间以及读出期间第一图所示位元线上之信号对时间关系图。 |
