| 主权项 |
1.一种半导体组件用之烧入式测试装置,其具有一个测试板(100),测试板中设置许多测试插座(101,102,103,104....)以便分别容纳至少一个半导体组件,在每一个半导体组件上可施加一种烧入式脉冲且每一个半导体组件都可经由一个特殊之接点(DQM)而截止(off),其特征为:在测试板(100)中对这些可插入测试插座(101,102,103,104,....)中之半导体组件交替地进行接线,使不同组态之半导体细件可插入此测试板(100)中,其中在此种组态中较大组态之每一个半导体组件在较小组态之半导体组件之待测试之输入/输出导线之销所在之位置处具有一种待测试之输入/输出导线较组态较小之半导体组件者至少多一条,烧入式脉冲可依据组态而施加至半导体组件,使烧入式脉冲可施加至所有之输入/输出导线。2.如申请专利范围第1项之烧入式测试装置,其中输入/输出导线交替地以周期m=1+M/n来进行接线,其中M表示最大之组态宽度(16)而n是最小之组态宽度(4)。图式简单说明:第一图本发明之烧入式侧试装置之测试板之图解。第二图在第一图之测试板中4个测试插座之接线图。第三图本发明之烧入式测试装置中4个64M半导体组件之接线图。第四图在先前己有之烧入测试装置中4个64M半导体组件之接线图。第四图已在本文开头描述过。在这些图中互相对应之组件分别使用相同之参考符号。 |
