| 主权项 |
1.一种延迟锁定回路(DLL)包括:一延迟部分用以接收一参考时脉信号及用以依照由一控制信号之电压所决定之一预定时间延迟参考时脉信号,以产生一延迟时脉信号;一相位比较器用以将由延迟部分之参考时脉信号之第K个脉冲所延迟之延迟时脉信号之第K个脉冲之相位与参考时脉信号之第L个(其中L=K+I及I系一自然数)脉冲之相位比较,以产生一当延迟时脉信号之第K个脉冲输入时起作用之延迟递增信号,及一当参考时脉信号之第L个脉冲输入时起作用之延迟衰减信号;及一充电泵,用以产生控制信号,其电压则依照延迟递增信号及延迟衰减信号之现行工作比而改变。2.根据申请专利范围第1项之延迟锁定回路,其中I系等于1。3.根据申请专利范围第1项之延迟锁定回路,其中相位比较器包括:一第一正反器用以产生一输出信号,其逻辑状态则响应于参考时脉信号之启动而改变;一第二正反器用以经由一资料输入而接收第一正反器之输出信号,其逻辑状态则响应于参考时脉信号之第L个脉冲之启动而改变,及此输出信号启动延迟衰减信号;一第三正反器用以产生一输出信号,其逻辑状态则响应于延迟时脉信号之第K个脉冲之启动而改变,及此输出信号启动延迟递增信号;及一逻辑部分用以当延迟递增信号及延迟衰减信号皆起作用时提供两皆起作用之重置信号以重置第二及第三正反器之输入。4.根据申请专利范围第3项之延迟锁定回路,其中I系等于1。5.根据申请专利范围第3项之延迟锁定回路,在其中第一及第二正反器之资料输入接收一电源电压。6.根据申请专利范围第3项之延迟锁定回路,其中逻辑部分包括:一AND间用以在延迟递增信号及延迟衰减信号上实施AND操作;及一NOR间用以响应于AND间之一输出信号或一初始化信号之启动。7.根据申请专利范围第1项之延迟锁定回路,其中充电泵包括:一充电泵送部分用以响应于延迟衰减信号及延迟递增信号泵送电荷;及一低通滤波器部分用以自充电泵送部分之输出信号消除高频部分。8.根据申请专利范围第7项之延迟锁定回路,其中充电泵送部分包括:一第一开关装置用以响应于延迟递增信号而供给一电源电压至低通滤波器部分;及一第二开关装置用以响应于延迟衰减信号而将低通滤波器部分之电荷排放至一接地电压节点。9.根据申请专利范围第1项之延迟锁定回路,其中延迟部分包括:一具有连续反向器之延迟线部分用以接收参考时脉信号以产生延迟时脉信号;具有一连接于一接地电压节点之第一端之电容器;及NMOS电晶体用以响应于控制信号而将每个电容器之第二端连接于延迟线部分。10.一种用以将一延迟时脉信号之相位与一参考时脉信号之相位相比较之相位比较器包括:一第一正反器用以产生一输出信号,其逻辑状态响应于参考时脉信号之第K个脉冲之启动而改变;一第二正反器用以经由一资料输入接收第一正反器之输出信号以产生一输出信号,其逻辑状态响应于参考时脉信号之第L个(其中L=K+I及I系一自然数)脉冲之启动而改变及该输出信号启动一延迟衰减信号;一第三正反器用以产生一输出信号,其逻辑状态响应于延迟时脉信号之第K个脉冲之启动而改变,及此输出信号启动一延迟递增信号;及一逻辑部分用以当延迟递增信号及延迟衰减信号两皆起作用时提供一起作用重置信号以重置第二及第三正反器之输入。11.根据申请专利范围第10项之相位比较器,在其中I系等于1。12.根据申请专利范围第10项之相位比较器,在其中第一及第三正反器之资料输入则接收一电源电压。13.一种延迟锁定回路之延迟锁定方法,用以接收一参考时脉信号以产生一延迟信号,其延迟时间系由一控制信号之电压予以控制之,该方法包括下列步骤:(a)延迟响应于具有一预定电压之控制信号之参考信号以产生延迟时脉信号;(b)将与参考时脉信号之一第一脉冲同步所产生之延迟时脉信号之相位和参考时脉信号之一第二脉冲之相位相比较;(c)当延迟时脉信号之相位滞后参考时脉信号之第二时脉脉冲之相位时改变向一方向之控制信号之电压;(d)如果延迟时脉信号之相位越前参考时脉信号之第二时脉脉冲之相位时改变向另一方向之控制信号之电压;及(e)根据业经改变之控制信号之电压延迟参考时脉信号以产生延迟时脉信号。14.根据申请专利范围第13项之方法,在其中步骤(c)之方向系控制信号之一电压递增方向,及步骤(d)系控制信号之一电压衰减方向。图式简单说明:第一图系根据本发明之一较佳具体实例之一延迟锁定回路之一方块图;第二图系第一图之一延迟部分之一电路图;第三图系第一图之一相位比较器之一电路图;第四图系当一延迟时脉信号之第K个脉冲之相位超前一参考时脉信号之第(K+1)个脉冲之相位时第一图中所示之相位比较器之信号之一计时图;第五图系当延迟时脉信号之第K个脉冲之相位滞后一参考时脉信号之第(K+1)个脉冲之相位时第一图中所示之相位比较器之信号之计时图;及第六图系第一图中所示之一充电泵之一电路图。 |
