用于程式化PC卡之现场可程式闸阵列而不需额外硬体之方法及系统

摘要

本发明之观念包括一种用于程式化或更新硬体电子电路而不需手动存取该电路之方法与电路装置。本发明之硬体电路装置包括一EEPROM装置[12]、一可经由电脑汇流排系统存取之FPGA装置[16]、及一连接于该等装置之间的多工(MUX)元件[14]。此外，在该电路装置内有一PROM装置[10]被安排以包括用来由该汇流排系统适当地辨识该FPGA之控制资料，并包括可用来以类似共同测试行动组织(Joint Test ActionGroup JTAG)之介面的EEPROM-FPGA介面程式化该EEPROM装置的逻辑电路。上述之多工元件可被控制以选择该PROM装置或该EEPROM装置或FPGA装置以从该等装置读取资料以便适当地将该FPGA连接至该汇流排系统并用包含于该EEPROM之内容初始化该FPGA之组态。在一第一序列的步骤期间，FPGA被用来以上述从磁碟接收到的资料架构程式化EEPROM。然后，多工器被切换成可从EEPROM读取，并依照原始目的馈送被程式化之设计资料架构到FPGA中。PROM仅被用来传送资讯到FPGA，该资讯是

主权项

1.一种用以程式化具有组态资料之现场可程式化闸阵列(FPGA)(16)的方法,该组态资料系根据一由电脑装置上开发工具所开发之资料架构,该方法系以下列步骤为其特征:由一装置驱动程式从该电脑装置的储存装置读取(140)该资料架构,藉由实施在该FPGA(16)内之专用机能将该资料架构程式化(150)入一经由一多工元件(14)与该FPGA(16)连接之EEPROM(12)内,切换(160)该多工元件(14)以便能够从该EEPROM(12)读取资料进入该FPGA(16),及藉着将该资料架构从该EEPROM(12)馈送到该FPGA(16)以触发(170)该FPGA(16)之组态。2.一种利用储存在经由一多工元件(14)连接至FPGA(16)之EEPROM(12)内之组态资料使用FPGA(16)的方法,该方法系以下列步骤为其特征:控制该多工元件(14)以便能够将资料从该EEPROM(12)读取进入该FPGA(16),及藉着将该资料架构从该EEPROM(12)馈送到该FPGA(16)以触发该FPGA(16)之组态。3.一种硬体电路装置,该硬体电路装置包括一PROM装置(10)、一EEPROM装置(12)、一可经由电脑滙流排系统存取之FPGA装置(16)、及一连接于该等装置间之多工元件(14),该电路装置的特征为该FROM装置(10)被安排成包括用来让该FPGA(16)被该滙流排系统适当地辨识的控制资料,及可用来以一EEPROM-FPGA介面程式化该EEPROM装置(12)的逻辑电路,该多工元件(14)可被控制以选择该PROM装置(10)或该EEPROM装置(12)或该FPGA装置(16)以便从该等装置读取资料,以便适当地连接该FPGA(16)到该滙流排系统并用包含于该EEPROM(12)之内容初始化该FPGA(16)之组态。4.一种可被PC系统滙流排检测且包括如申请专利范围第3项之电路装置的PC卡(18)。图式简单说明:第一图是一结构图的简要示意图,显示根据本发明一种较佳具体实例之电路的重要元件,第二图是一结构图的简要示意图,显示根据以前技术之一种电路的重要元件,第三图是一方块图的简要示意图,显示根据本发明之第一种与第二种相态之方法的重要步骤。