| 摘要 |
<p>메모리 셀(2)의 NMOS 영역(4)을 다른 영역과 전기적으로 절연하기 위해, 일종의 트랜지스터로 이루어지는 필드 실드(field shild)부가 형성되어 있다. 그 필드 실드부는, 필드 실드 게이트 전극층(22), p 형 영역(20) 및 게이트 절연막을 포함하고 있다. 그 일종의 트랜지스터의 임계치 전압은 전원 전압보다도 높게 설정되어 있음과 동시에, 그 필드 게이트 전극층(22)은 부유 상태에 있다. 필드 실드 게이트 전극층(22)에, 소정의 전압을 인가하기 위한 컨택트부를 설치할 필요가 없다. 이에 따라, 필드 실드 게이트 전극층(22)에 컨택트부를 설치하기 위한 영역을 삭감할 수 있다. 그 결과, 레이아웃 면적의 축소화를 꾀할 수 있는 반도체 장치를 얻을 수 있다.</p> |
