| 主权项 |
1.一种制造功率半导体装置的方法,包含以下步骤:(a)在一半导体基片上形成一导电集极区;(b)在设有阴极区的该半导体基片上形成一第一绝缘薄膜,其乃曝现该半导体基片的一部份在其中系设有一阳极区;(c)在该集极区中形成一导电基极区;(d)在该半导体基片之整体表面上形成一第二绝缘薄膜;(e)曝现该半导体基片的一部份,其中乃设有一射极区及一沟道截断区;(f)将该射极区的杂质植入该基极区;(g)在该半导体基片之整体表面上形成一第三绝缘薄膜,同时藉扩散前述杂质来形成一导电射极区;(h)将前述第一至第三绝缘薄膜之至少其一,只留存在一个于该基极与沟道截断区之间的场区;(i)在将一半绝缘多晶矽(SIPOS)薄膜生成于该合成结构的整体表面上之后,曝现部份的前述基极区、射极区与沟道截断区;及(j)形成一基极电极、一射极电极及一等位金属环分别触接前述的基极区、射极区与沟道截断区。2.如申请专利范围第1项之制造功率半导体装置的方法,其中在步骤(h),该第一至第三绝缘薄膜系被蚀刻直至该基极区的表面曝现,而不使用特殊的光蚀刻方法。3.如申请专利范围第2项之制造功率半导体装置的方法,其中该(h)步骤系使用湿式蚀刻法来完成。4.如申请专利范围第1项之制造功率半导体装置的方法,其中在步骤(h),蚀刻乃被进行直至留存在一场区的绝缘薄膜厚度介于0.2微米(m)至2.0微米之间。5.如申请专利范围第1项之制造功率半导体装置的方法,其中在步骤(i),形成一保护膜于该合成结构上的步骤,乃更包括其后形成该半绝缘多晶矽薄膜。6.如申请专利范围第5项之制造功率半导体装置的方法,其中该保护膜系选自包含有氧化膜及氮化膜的族群。7.一种制造功率半导体装置的方法,包含以下步骤:(a)在一半导体基片上形成一导电阴极区;(b)在设有阴极区的该半导体基片上形成一第一绝缘薄膜,其乃曝现该半导体基片的一部份在其中系设有一阳极区;(c)在该阴极区中形成一导电阳极区;(d)在该形成阴极区之半导体基片整体表面上,形成一第二绝缘薄膜;(e)转刻该第一与第二绝缘薄膜以曝现一部份的半导体基片,在其中系设有一沟道截断区;(f)将沟通截断杂质植入该阴极区;(g)在该半导体基片之整体表面上形成一第三绝缘薄膜,同时藉扩散该等杂质而形成一导电沟道截断区;(h)将该第一至第三绝缘薄膜之至少其一,只留存在一个于该阴极区与沟道截断区之间的场区;(i)在将一半绝缘多晶矽薄膜(SIPOS)生成于该合成结构的整体表面之后,曝现部份的前述阳极区与沟道截断区;及(j)形成一阴极电极,一阳极电极与一等位金属环分别触接前述的阴极区、阳极区与沟道截断区。8.如申请专利范围第7项之制造功率半导体装置的方法,其中在步骤(h),该第一至第三绝缘薄膜系被蚀刻直至该阴极区之表面曝现,而不使用特殊的光蚀刻方法。9.如申请专利范围第8项之制造功率半导体装置的方法,其中该(h)步骤系使用湿式蚀刻法来完成。10.如申请专利范围第8项之制造功率半导体装置的方法,其中在步骤(h),蚀刻乃被进行直至留存在一场区的绝缘薄膜厚度介于0.2微米至2.0微米之间。11.如申请专利范围第8项之制造功率半导体装置的方法,其中在步骤(i),形成一保护膜于该合成结构上的步骤,乃更包括其后生成该半绝缘多晶矽薄膜。12.如申请专利范围第11项之制造功率半导体装置的方法,其中该保护膜系选自含有氧化膜及氮化膜的族群。图式简单说明:第一图及第二图系为一利用半绝缘多晶矽薄膜之习知功率电晶体的剖视图;第三图至第七图系为剖视图示出一制造本发明实施例之功率半导体装置的方法;第八图系为剖视图示出一制造本发明另一实施例之功率半导体装置的方法;第九图系为剖视图示出一制造本发明又另一实施例之功率半导体装置的方法。 |
