主权项 |
1.一种形成于p-型半导体基板中用于保护内部的元件之ESD电路防护电路,该ESD电路防护电路至少包含:一n型拉升电晶体具有一第一源极区、一第一汲极区和一第一闸极,该第一源极区和一电压源端相连接;一n-型井形成在该p-型导体基板中具有一p-型区和一n型区且该p-型区和该n型区与该电压源端连接;一n-型推降电晶体具有一第二源极区、一第二汲极区和一第二闸极,该第二源极区和一接地电位端相连接,该第一闸极及第二闸极和一该内部的元件之I/O端相连接;及一p+护环区围绕该推降电晶体并和该接地电位端相连接。2.如申请专利范围第1项之ESD电路防护电路,其中上述之p-型区和该n-型区具有较n-型井更重的杂质浓度掺杂。3.如申请专利范围第1项之ESD电路防护电路,更包含一p-型扩散区用以做为护环形成于p-型半导体基板之中并邻接该拉升电晶体之该第一源极区且和该接地电位端相接。4.如申请专利范围第1项之ESD电路防护电路,更包含一寄生的SCR电路当该电压源端接地,接地电位端浮接,且该I/O板接收到一负ESD脉冲时,该寄生的SCR电路至少包含:一pnp电晶体具有一第一射极由该n-型井内之该p-型区所构成、一第一基极由该n-型井所构成及一第一集极由该p-型半导体基板所构成;一npn电晶体具有一第二射极由该第二汲极区所构成、一第二基极由该p-型半导体基板所构成及一第二集极由该n-型井所构成;一第一寄生电阻由该n-型井所构成连接该n-型区和该p+护环之间;及一二极体由该p+护环和该第二汲极区所构成。5.一种形成于p-型半导体基板中用于保护内部的元件之ESD电路防护电路,该ESD电路防护电路至少包含:复数个n型拉升电晶体,分别具有一第一源极区、一第一汲极区和一第一闸极,所有该第一源极区和一电压源端相连接;一n-型井形成在该p-型半导体基板中且紧邻其中一个第一汲极区,该n-型井并具有一p-型区和一n型区且该p-型区和该n型区与该电压源端连接;复数个n-型推降电晶体,分别具有一第二源极区、一第二汲极区和一第二闸极,所有该第二源极区和一接地电位端相连接,所有该第一闸极及第二闸极和一该内部的元件之I/O端相连接;及一p+护环区围绕该推降电晶体外围并和该接地电位端相连接。6.如申请专利范围第5项之ESD电路防护电路,其中上述之p-型区和该n-型区具有较n-型井更重要的杂质浓度掺杂。7.如申请专利范围第5项之ESD电路防护电路,更包含一p-型扩散区用以做为护环形成于p-型半导体基板之中并邻接该拉升电晶体之任一个该第一源极区且和该接地电位端相接。8.如申请专利范围第5项之ESD电路防护电路,更包含一寄生的SCR电路当该电压源端接地,接地电位端浮接,且接I/O板接收到一负ESD脉冲时,该寄生的SCR电路包含:一pnp电晶体具有一第一射极由该n-型井内之该p-型区所构成、一第一基极由该n-型井所构成及一第一集极由该p-型半导体基板所构成;一npn电晶体具有一第二射极由该第二汲极区所构成、一第二基极由该p-型半导体基板所构成及一第二集极由该其中之一个n-型井所构成;一第一寄生电阻由该n-型井所构成连接该n-型区和该p+护环之间;及一二极体由该p+护环和该第二汲极区所构成。9.一种形成于p-型半导体基板中用于保护内部的元件之ESD电路防护电路,该ESD电路防护电路至少包含:复数个n型拉升电晶体,分别具有一第一源极区、一第一汲极区和一第一闸极,所有该第一源极区和一电压源端相连接,所有该复数个n-型推降电晶体系彼此相邻且该第一源极区或该第一汲极由相邻之拉升电晶体共用;一n-型井形成在该p-型半导体基板中且紧邻其中一个第一汲极区,该n-型井并具有一p-型区和一n型区且该p-型区和该n型区与该电压源端连接;复数个n-型推降电晶体,分别具有一第二源极区、一第二汲极区和一第二闸极,所有该第二源极区和一接地电位端相连接,所有该第一闸极及第二闸极和一该内部的元件之I/O端相连接,且所有该复数个n-型推降电晶体系彼此相邻且该第二源极区或该第二汲极由相邻之推降电晶体共用;及一p+护环区围绕该推降电晶体外围并和该接地电位端相连接。10.如申请专利范围第9项之ESD电路防护电路,其中上述之p-型区和该n-型区具有较n-型井更重的杂质浓度掺杂。11.如申请专利范围第9项之ESD电路防护电路,更包含一p-型扩散区用以做为护环形成于p-型半导体基板之中并邻接该拉升电晶体之该第一源极区之外围且和该接地电位端相接。12.如申请专利范围第9项之ESD电路防护电路,更包含一寄生的SCR电路当该电压源端接地,接地电位端浮接,且该I/O板接收到一负ESD脉冲时,该寄生的SCR电路包含:一pnp电晶体具有一第一射极由该n-型井内之该p-型区所构成、一第一基极由该n-型井所构成及一第一集极由该p-型半导体基板所构成;一npn电晶体具有一第二射极由该第二汲极区所构成、一第二基极由该p-型半导体基板所构成及一第二集极由该其中之一个n-型井所构成;一第一寄生电阻由该n-型井所构成连接该n-型区和该p+护环之间;及一二极体由该p+护环和该第二汲极区所构成。图式简单说明:第一图A和第一图B系显示依据习知技术之一实施例以PMOS电晶体和NMOS电晶体串接以移除ESD电荷。第二图A和第二图B系显示依据习知技术之另一实施例以NMOS电晶体互相串接以移除ESD电荷。第三图A和第三图B系显示依据本发明技术之一实施例以NMOS电晶体互相串接以移除ESD电荷。第四图至第六图系显示依据本发明技术之实施例三个不同ESD试验移除ESD电荷的电流路径图。 |