发明名称 改良DES组密系统
摘要 本文呈现一个在该DES 64位元结构和32位元资料结构之间有最小交叉的DES排列,透过一32位元资料汇流排,让资料的传输有效率。在DES 64位元资料结构内的每一个其它位元位置是以一循序顺序映成至32位元资料结构内的一连续位元位置。此循序映成至连续位元位置将最小化使空间无效率的可能交叉,并且透过递增或移位运算子的使用让编码演算法影响该映成。
申请公布号 TW437228 申请公布日期 2001.05.28
申请号 TW088113962 申请日期 1999.08.16
申请人 皇家飞利浦电子股份有限公司 发明人 麦克伊匹斯坦
分类号 H04L9/28 主分类号 H04L9/28
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种组密系统(500),包括:一组密器(510),将一资料项组密成一有N位元资料结构的已组密项目,以及一传送器(520),可操作地透过一N/2位元资料滙流排耦合至该组密器(510),用于将该已加密项目传送至一接收器(570);其中该N位元资料结构的每一间隔位元被映成至该N/2位元资料滙流排的每一个连续位元,以及该组密器(510)包括一装置,用于将该N位元资料结构的每一个位元移位,藉此将该N位元资料结构的每一个其它间隔位元映成至该N/2位元资料滙流排的每一个连续位元。2.如申请专利范围第1项之组密系统(500),其中该组密器(510)包括一N位元移位暂存器(600),可操作地耦合至该N/2位元资料滙流排,用于将该已加密项目传送至该传送器(520)。3.如申请专利范围第1项之组密系统(500),其中该传送器(520)包括一N/2位元资料暂存器(690),可操作地耦合至该N/2位元资料滙流排,用于从该组密器(510)经由二个N/2位元资料转换接收该已加密项目。4.一解组密系统(550),包括:一接收器(570),用于接收具有N位元资料结构的已加密项目;一解组密器(560),可操作地经由一N/2位元资料滙流排耦合至该接收器(570),将该已组密项目解组密成一资料项;其中该N/2位元资料滙流排的每一个连续位元被映成至该N位元资料结构的每一个间隔位元,并且该解组密器(560)包括一用于将该N位元资料结构的每一个位元移値的装置,藉此将该N/2位元资料滙流排的每一个连续位元映成至该N位元资料结构的每一个其它间隔位元。5.如申请专利范围第4项之解组密系统(550),其中该解组密器(560)包括一N位元位移暂存器(700),可操作地耦合至该N/2位元资料滙流排,用于接收来自该接收器(570)的已加密项目。6.如申请专利范围第4项之解组密系统(550),其中该接收器(570)包括一N/2位元资料暂存器(790),可操作地耦合至该N/2位元资料滙流排,用于将该已加密项目经由二个N/2位元资料转换传送至该解码器(560)。7.一种用于经由一N/2位元资料滙流排将有N位元资料结构的已组密项目加以转换的方法,其中该已组密项目包括一组在该N位元资料结构中的奇数位元値和一组在该N位元资料结构中的偶数位元値,该方法包括以下步骤:将该已加密项目的该组偶数位元値循序放置(810,820-870)在该N/2位元资料滙流排的连续位元;等待(830)该N/2位元资料滙流排准备好以接收该组奇数位元値,以及将该已组密项目的该组奇数位元値循序放置(880,820-870)在该N/2位元资料滙流排的连续位元。8.如申请专利范围第7项之方法,其中将该已组密项目该组奇数位元値放置在该N/2位元资料滙流排的连续位元上的步骤,包括以下步骤:以该组奇数位元値取代(672)该组偶数位元値,透过将每一个该组奇数位元値移位至一紧接的每一个该组偶数位元値,并且其后将该已组密项目的该组偶数位元値循序放置(680)在该N/2位元资料滙流排的连续位元。9.一种用于经由第一N/2位元资料转换和第二N/2位元资料转换接收有N位元资料结构的已组密项目的方法,其中该已组密项目包括一组在该N位元资料结构中的奇数位元値和一组在该N位元资料结构中的偶数位元値,该方法包括以下步骤:将该第一N/2位元资料的连续位元转换循序放置(910,920-970)在该已组密项目的该组奇数位元値上,等待(930)该第二N/2位元资料转换,并且该第二N/2位元资料转换的连续位元循序放置(980,920-970)在该已组密项目的该组偶数位元値内。10.如申请专利范围第9项之方法,其中将该第一N/2位元资料转换的连续位元放置在该已组密项目该组偶数位元値内的步骤,包括以下步骤:将该第一N/2位元资料转换的连续位元循序放置(780)在该已加密项目的该组奇数位元値,并且其后将每一个该组奇数位元値移位(772)至一紧接的每一个该组偶数位元値内。图式简单说明:第一图图示一传统DES 8位元输出系统;第二图图示一传统DES 8位元输入系统;第三图图示一传统DES 32位元输出系统;第四图图示一传统DES 32位元输出系统。第五图图示如本发明之范例DES组密和解组密系统。第六图图示如本发明之范例DES 32位元输出系统。第七图图示如本发明之范例DES 32位元输入系统。第八图图示如本发明用于一DES 32位元输出系统之范例流程图。第九图图示如本发明用于一DES 32位元输入系统之范例流程图。
地址 荷兰