| 摘要 |
[摘要]本发明系关于半导体技术,尤其是关于半导体元件之微细图型间隙之形成方法,包括着:在形成于半导体基板上的所定蚀刻对象层的上部形成光阻图型的阶段;藉以被露出的物质膜和电浆的反应而蒸镀非挥发性聚合物,使能集中于上述光阻图型侧壁部份的阶段;和将上述光阻图型及上述非挥发性聚合物作为蚀刻阻挡层而蚀刻上述蚀刻对象层的阶段,前述本发明使用现使用中的装体及技术较可容易实现平版印刷工程的界限(如O.25μm)以下的线宽,具有容易控制其线宽的优点。而且,本发明端视应用方法实有藉由减少图型间的必要空间而确保重叠限度,以防止误排列的效果。[选择图]第6B图 |
| 主权项 |
1.一种半导体元件之微细图型间隙之形成方法,其特征为包括着:在半导体基板上形成所定蚀刻对象层的阶段;在前述蚀刻对象层上形成蚀刻阻挡层,使前述蚀刻阻挡层的一部份领域能露出般形成光阻图型的阶段;在前述半导体基板附加偏流电源的阶段;一面蚀刻前述所露出的蚀刻阻挡层而一面在前述蚀刻阻挡层及光阻图型的侧壁蒸镀非挥发性聚合物的阶段;与将前述光阻图型及前述非挥发性聚合物作为蚀刻阻挡层而蚀刻前述蚀刻对象层使其蚀刻对象层间的间隔最小化的阶段。2.如申请专利范围第1项的半导体元件之微细图型间隙之形成方法,其中在蒸镀上述非挥发性聚合物的阶段,使用HBr气体、N2气体、C-F系列气体、C-H-F系列气体中至少任何一种而形成上述电浆者。3.如申请专利范围第1或第2项的半导体元件之微细图型间隙之形成方法,其中前述蚀刻阻挡层系含有Si、O、H中至少一种元素者。4.如申请专利范围第3项半导体元件之微细图型间隙之形成方法,其中前述蚀刻阻挡层系反射防止膜者。5.如申请专利范围第1项半导体元件之微细图型间隙之形成方法,其中上述光阻图型使用了溶解抑制型i-线光阻式化学放大型远紫外线光阻形成者。6.如申请专利范围第1项的半导体元件之微细图型间隙之形成方法,其中在感应结合电浆蚀刻装置内蒸镀前述非挥发性聚合物者。7.如申请专利范围第1项的半导体元件之微细图型间隙之形成方法,其中在反应性离子蚀刻(RIE)装备内,形成蒸镀上述非挥发性聚合物的阶段。8.如申请专利范围第6或第7项中的半导体元件之微细图型间隙之形成方法,其中在同一装置内,实施蒸镀前述非挥发性聚合物的阶段及蚀刻前述蚀刻对象层的阶段。9.如申请专利范围第6项的半导体元件之微细图型间隙之形成方法,其中在蒸镀上述非挥发性聚合物的阶段上,使用1:10以至10:1的比例混合HBr气体及N2气体的气体形方上述电浆者。10.如申请专利范围第6项的半导体元件之微细图型间隙之形成方法,其中在蒸镀上述聚合物的阶段,使用100至600W的源极电源及不超过300W的偏流电源促成者。11.如申请专利范围第6项的半导体元件之微细图型间隙之形成方法,其中在蒸镀上述非挥发性聚合物的阶段,使用1至50mT的压力及-30至+80℃的电极温度条件促成者。12.如申请专利范围第7项的半导体元件之微细图型间隙之形成方法,其中在蒸镀上述非挥发性聚合物的阶段,使用500W至2000W的偏流电压及1mT至100mT的压力条件促成者。13.如申请专利范围第7项的半导体元件之微细图型间隙之形成方法,其中在蒸镀上述非挥发性聚合物的阶段,上述反应性离子蚀刻装备的电极及内壁的温度为-30以至+80℃者。图式简单说明:第一图a及第一图b系为考量有关习用技术的平版印刷工程的电子显微镜(SEM)的照片图。第二图a至第二图c系有关习用技术的自我排列接触的形成工程图。第三图系有关习用技术的自我排列衬垫蚀刻后的电子显微图照片图。第四图a及第四图b系有关本发明的聚合物蒸镀后的电子显微镜照片图。第五图a及第五图b系有关本发明的图型蚀刻后的电子显微镜照片图。第六图a至第六图d系有关本发明一实施例的自我排列接触形成的过程图。第七图a至第七图c系分别为上述第二图a至第二图c的电子显微镜照片图。第八图系有关本发明其他实施例的聚矽衬垫蚀刻后的电子显微镜照片图。第九图系表示随着聚合物蒸镀时间的图型线宽增加部份的曲线图。 |
