| 主权项 |
1.一种于一半导体晶片制作一掺杂区(doped region)的方法,该半导体晶片表面包含有一矽基底(siliconsubstrate),一矽氧(silicon oxide)层设于该矽基底之表面,以及一氮矽层(silicon nitride)设于该矽氧层之一预定区域表面,该制作方法包含有:进行一黄光(lithography)制程,于该半导体晶片表面上形成一厚度均匀之光阻层当作罩幕(mask),该光阻层包含至少有一开口设于该氮矽层之上;进行第一离子布値(ion implantation)制程,将一特定剂量之离子穿过该开口及该氮矽层而植入该开口下方之矽基底表层;完全去除该半导体晶片表面之光阻层;进行一高温热氧化(thermal oxidation)制程,于该矽氧层未被该氮矽层覆盖之表面形成场氧化层(fieldoxide),并同时(in-situ)将植入该矽基底表层之离子趋入(drive-in)该矽基底以形成一掺杂区;以及完全去除该半导体晶片表面之氮矽层。2.如专利申请范围第1项之方法,其中该矽氧层系以二氧化矽(silicon dioxide, SiO2)所构成,用来作垫氧化层(padoxide)。3.如专利申请范围第1项之方法,其中设于该矽氧层之预定区域表面之氮矽层系由氮化矽(silicon nitride, SiN)所构成,用来定义该半导体晶片上之一主动区域(active area)的位置。4.如专利申请范围第1项之方法,其中该黄光制程所形成之光阻层亦覆盖于该半导体晶片之切割道表面,且该光阻层于该半导体晶片之切割道上设有至少一开口,用来定义一对准记号(alignment mark)的位置,而该制作方法另包含有下列步骤:进行一蚀刻(etch)制程,经由该光阻层位于该切割道上方之开口垂直向下蚀刻该切割道以形成一凹洞,该凹洞即系前述之对准记号。5.如专利申请范围第1项之方法,其中该高温热氧化制程系于1000-1100℃之温度范围下通入氧气,其维持30-60分钟。6.如专利申请范围第1项之方法,其中该黄光制程所形成之光阻层包含有二开口设于该氮矽层之上,因此在进行该高温热氧化制程后,该氮矽层下方之矽基底会形成二掺杂区,用来做为一高压金属氧化半导体(high voltage meteal-oxide semiconductor, HV MOS)电晶体之源极(source)与汲极(drain),而在去除该半导体晶片表面之氮矽层后,该制作方法另包含有下列步骤:于该二掺杂区之间的上方区域形成一多晶矽闸极(poly gate);于该多晶矽闸极周围形成一侧壁子(spacer);以及进行一第二离子布植制程,将一预定剂量之离子植入该二掺杂区表面之特定区域内以形成二具有双重扩散汲极(double diffuse drain, DDD)结构之掺杂区。7.如专利申请范围第6项之方法,其中该HVMOS电晶体系为一N型(N-type)之MOS电晶体,该第二离子布植制程系植入51015离子/立方公分(ion/cm3)之剂量的砷(arsenic, As)离子,而布植能量为80仟电子伏特(KeV)。8.如专利申请范围第6项之方法,其中该HVMOS电晶体系为一P型(P-type)之MOS电晶体,该第二离子布植制程系植入31015离子/立方公分(ion/cm3)之特定剂量的BF2离子,而布植能量为60仟电子伏特(KeV)。9.如专利申请范围第7项之方法,其中该第一离子布植制程系植入51013离子/立方公分(ion/cm3)之剂量的磷离子,而布植能量为320仟电子伏特(KeV)。10.如专利申请范围第8项之方法,其中该第一离子布植制程系植入41013离子/立方公分(ion/cm3)之剂量的硼离子,而布植能量为160仟电子伏特(KeV)。11.如专利申请范围第1项之方法,其中该掺杂区系用来形成一横向扩散金属氧化半导体(lateral diffused metal-oxide semiconductor,LD MOS)电晶体之导电区。图式简单说明:第一图与第二图所示为习知于N型之HVMOS上制作双重扩散汲极的制程示意图。第三图至第九图为本发明于半导体晶片上形成侧壁子与DDD掺杂区的制程示意图。第十图为本发明于半导体晶片上形成横向扩散金属氧化半导体电晶体的结构示意图。 |
