唯读记忆体元件之制造方法

摘要

本发明揭发一种形成半导体元件之制造方法，其能提升唯读记忆体电码产品于晶圆半成品待用阶段(WaferStage)之抗腐蚀性及降低制造成本。此方法至少包含提供一半导体底材，且在等待一使用者的指令到达前，亦即在提供一唯读记忆体电码幕罩以前，先覆盖一保护用光阻层。此光阻层可以避免底材表面之阻障层(例如钛/氮化钛层)腐蚀的风险，进而延长晶圆半成品待用的时限。再者，经使用者的同意下，构装垫幕罩(COBpad mask)可合并于唯读记忆体电码幕罩(ROM cod emask)，使双重步骤结合为一，以减少一层定义图形的制造成本。

主权项

1.一种唯读记忆体元件之制造方法,该方法至少包含:提供一半导体底材;形成一阻障层于该半导体底材上方;覆盖一第一光阻层于该阻障层上方;等待一用户的指令,既提供一唯读记忆体电码之幕罩;去除该第一光阻层,及随后形成一第二光阻层于该阻障层上方;对准一构装垫(COB pad)及进行一第一曝光步骤,使一构装垫幕罩上所定义之一第一图案转移至该光阻层上;对准一唯读记忆体电码及进行一第二曝光步骤,使该唯读记忆体电码之幕罩上所定义之一第二图案转移至该光阻层上,该光阻层上包含须保留之一图案区及须去除之一非图案区;进行一显影于该光阻层,以去除该非图案区且保留该图案区;执行一唯读记忆体电码植进(ROM code implant)之步骤于蚀刻该阻障层之后;及清洗一晶片和一反应炉。2.如申请专利范围第1项之方法,其中上述之对准该构装垫及进行该第一曝光步骤和对准该唯读记忆体电码及进行该第二曝光步骤之顺序可以对调,即亦可先执行对准该唯读记忆体电码及进行一第一曝光步骤,再执行对准该构装垫及进行一第二曝光步骤。3.如申请专利范围第1项之方法,其中上述之方法更包含一去水烘烤(dehydr-ation bake),一涂底(priming),一软烤(soft bake),及一硬烤(hard bake)等步骤。4.如申请专利范围第1项之方法,其中上述之方法更包含于进行该显影之后,执行一光阻显影后图形外观检查(After DevelopInspection, ADI)之品管步骤。5.如申请专利范围第1项之方法,其中上述之清洗步骤至少包含一电浆清洗步骤及一溶剂清洗步骤。6.如申请专利范围第5项之方法,其中上述之方法更包含于进行该电浆清洗步骤及该溶剂清洗步骤之后,执行一蚀刻后外观检查(After Etch Inspection, AEI)之品管步骤。7.如申请专利范围第1项之方法,其中上述之阻障层系一金属结构,其至少包含一金属钛层及一氮化钛层。8.如申请专利范围第7项之方法,其中上述之金属钛层通常系以磁控DC溅镀的方式来沉积,其使用的气体是氩,沉积的厚度约在200至500埃之间。9.如申请专利范围第7项之方法,其中上述之氮化钛层的形成系可采用一氮化反应(Nitridation)的方式来配制,或是以一反应性溅镀的方式来沉积。10.如申请专利范围第1项之方法,其中上述之第一及第二光阻层系以旋转式的涂盖(spin coating)形成,其至少包含树脂(resin),感光剂(sensitizer),及溶剂(solvent),该第一及第二光阻层的厚度约在4000至20000埃之间。11.一种唯读记忆体元件之制造方法,该方法至少包含:提供一半导体底材;形成一阻障层于该半导体底材上方;覆盖一第一光阻层于该阻障层上方;等待一用户的指令,既提供一唯读记忆体电码之幕罩,其内包含一构装垫之图形;去除该第一光阻层,及随后形成一第二光阻层于该阻障层上方;对准一构装垫(COB pad)和一唯读记忆体电码及进行一曝光步骤,使该幕罩上所定义之一图案转移至该光阻层上,该光阻层上包含须保留之一图案区及须去除之一非图案区;进行一显影于该光阻层,以去除该非图案区且保留该图案区;执行一唯读记忆体电码植进(ROM code implant)之步骤于蚀刻该阻障层之后;及清洗一晶片和一反应炉。12.如申请专利范围第11项之方法,其中上述之方法更包含一去水烘烤(dehydr-ation bake),一涂底(priming),一软烤(soft bake),及一硬烤(hard bake)等步骤。13.如申请专利范围第11项之方法,其中上述之方法更包含于进行该显影之后,执行一光阻显影后图形外观检查(After DevelopInspection, ADI)之品管步骤。14.如申请专利范围第11项之方法,其中上述之清洗步骤至少包含一电浆清洗步骤及一溶剂清洗步骤。15.如申请专利范围第14项之方法,其中上述之方法更包含于进行该电浆清洗步骤及该溶剂清洗步骤之后,执行一蚀刻后外观检查(After Etch Inspection, AEI)之品管步骤。16.如申请专利范围第11项之方法,其中上述之阻障层系一金属结构,其至少包含一金属钛层及一氮化钛层。17.如申请专利范围第16项之方法,其中上述之金属钛层通常系以磁控DC溅镀的方式来沉积,其使用的气体是氩,沉积的厚度约在200至500埃之间。18.如申请专利范围第16项之方法,其中上述之氮化钛层的形成系可采用一氮化反应(Nitridation)的方式来配制,或是以一反应性溅镀的方式来沉积。19.如申请专利范围第11项之方法,其中上述之第一及第二光阻层系以旋转式的涂盖(spin coating)形成,其至少包含树脂(resin),感光剂(sensitizer),及溶剂(solvent),该第一及第二光阻层的厚度约在4000至20000埃之间。图式简单说明:第一图(由第一图A及第一图B所组成)叙述一传统的幕罩式唯读记忆体元件的制造流程图。第二图叙述本发明的一实施例之流程的主要步骤之流程图。第三图叙述本发明的另一实施例之流程的主要步骤之流程图。第四图叙述本发明的再另一实施例之流程的主要步骤之流程图。