| 主权项 |
1.一种用于RF输入电路的正及负电压箝位器,包括:一输入节点;一MOS电晶体,耦合到输入节点;一接地电位节点,耦合到MOS电晶体;一个二极体,耦合到MOS电晶体的控制电极,且进一步耦合到接地电位节点;以及一电容器,耦合到输入节点,且进一步耦合到MOS电晶体的控制电极。2.如申请专利范围第1项的箝位器,其中的MOS电晶体是P-通道电晶体。3.如申请专利范围第1项的箝位器,其中的MOS电晶体是N-通道电晶体。4.如申请专利范围第1项的箝位器,其中的箝位器是在单一的单石积体电路上实施。5.如申请专利范围第1项的箝位器,其中电容器的范围在0.1pf到10pf。6.如申请专利范围第1项的箝位器,其中箝位器的操作范围从50KHz到100MHz。7.如申请专利范围第1项的箝位器,其中箝位器的操作在大约62.5KHz。8.如申请专利范围第1项的箝位器,其中箝位器的操作在大约125KHz。9.如申请专利范围第1项的箝位器,其中箝位器的操作范围从10MHz到15MHz。10.如申请专利范围第1项的箝位器,其中箝位器的操作在大约13MHz。11.如申请专利范围第1项的箝位器,其中的箝位器用以反应过大的正输入电压而提供一箝位电压。12.如申请专利范围第11项的箝位器,其中的输入电压是经由电容器耦合到MOS电晶体的控制电极。13.如申请专利范围第12项的箝位器,其中的输入电压大于MOS电晶体之控制电极上的电压。14.如申请专利范围第13项的箝位器,其中MOS电晶体之控制电极上的电压大约等于二极体的门槛电压。15.如申请专利范围第14项的箝位器,其中输入电压与控制电极之电压间的差,大于MOS电晶体的门槛电压。16.如申请专利范围第11项的箝位器,其中的箝位器用以反应过大的负输入电压而提供第二箝位电压。17.如申请专利范围第16项的箝位器,其中输入电压经由电容器耦合到MOS电晶体的控制电极。18.如申请专利范围第17项的箝位器,其中输入电压小于MOS电晶体之控制电极上的电压。19.如申请专利范围第18项的箝位器,其中MOS电晶体之控制电极上的电压小于接地电位。20.如申请专利范围第19项的箝位器,其中接地电位与控制电极之电压间的差大于MOS电晶体的门槛电压。21.如申请专利范围第16项的箝位器,其中反应过大正输入电压的第一箝位电压与反应过大负电压的第二箝位电压对称。22.如申请专利范围第16项的箝位器,其中第一箝位电压的绝对値近乎等于第二箝位电压的绝对値。23.如申请专利范围第1项的箝位器,其中的箝位器反应未过大的正输入电压而不提供箝位电压。24.如申请专利范围第1项的箝位器,其中的箝位器反应未过大的负输入电压而不提供箝位电压。图式简单说明:第一图是本发明的电路图。第二图是有或无二极体及对正及负电位之输入电压对闸电压的转移特征。第三图是P-通道元件之输入电压对电流传导的转移特征。 |
