| 主权项 |
1.一种电容结构,至少包含:一储存电极于一半导体基材上,该储存电极至少包含:一底部用以提供导电性连接至一下方之导体区域处;两个垂直延伸部分别自该底部之两侧向上延伸;两个水平延伸部分别自该两个垂直延伸部之顶端向外水平延伸;以及两个侧壁部分别自该两个水平延伸部之外端向上垂直延伸;一介电层于该储存电极上;以及一导体层于该介电层上。2.如申请专利范围第1项之电容结构,其中上述之储存电极至少包含掺杂之多晶矽。3.如申请专利范围第1项之电容结构,其中上述之介电层为下列之一:氧-氮-氧(ONO)堆叠层、BST(BaSiTiO3)、PZT(lead zirconate titanate)、Ta2O5.TiO2及NO。4.如申请专利范围第1项之电容结构,其中上述之底部于未被一下方绝缘层覆盖处具有粗糙之表面。5.如申请专利范围第1项之电容结构,其中上述之两个垂直延伸部具有粗糙之表面。6.如申请专利范围第1项之电容结构,其中上述之两个水平延伸部具有粗糙之表面。7.如申请专利范围第1项之电容结构,其中上述之两个水平侧壁部具有粗糙之表面。8.如申请专利范围第1项之电容结构,其中上述之导体层至少包含掺杂之多晶矽。9.一种电容结构,至少包含:一储存电极于一半导体基材上,该储存电极于未被一下方绝缘层覆盖处具有粗糙之表面,该储存电极至少包含:一底部用以提供导电性连接至一下方之导体区域处;两个垂直延伸部分别自该底部之两侧向上延伸;两个水平延伸部分别自该两个垂直延伸部之顶端向外水平延伸;以及两个侧壁部分别自该两个水平延伸部之外端向上垂直延伸;一介电层于该储存电极上;以及一导体层于该介电层上。10.如申请专利范围第9项之电容结构,其中上述之储存电极至少包含掺杂之多晶矽。11.如申请专利范围第9项之电容结构,其中上述之介电层为下列之一:氧-氮-氧(ONO)堆叠层、BST(BaSiTiO3)、PZT(lead zirconate titanate)、Ta2O5.TiO2及NO。12.如申请专利范围第9项之电容结构,其中上述之导体层至少包含掺杂之多晶矽。图式简单说明:第一图显示记忆体及相关组织系统示意图。第二图A显示记忆体储存单元之电路示意图。第二图B显示一传统动态随机存取记忆体电容之截面示意图。第三图显示根据本发明实施例之一,形成第一介电层、第二介电层、及第一导体层于一半导体基材上的截面示意图。第四图显示根据本发明实施例之一,去除部分之第一导体层及第二介电层以定义一开口之截面示意图。第五图显示根据本发明实施例之一,形成第二导体层覆盖于基材上之开口内及第一导体层上之截面示意图。第六图显示根据本发明实施例之一,形成侧壁结构于开口内第二导体层之侧壁上之截面示意图。第七图显示根据本发明实施例之一,去除第二导体层未被侧壁结构覆盖之部分的截面示意图。第八图显示根据本发明实施例之一,以残余之第二导体层为罩幕,去除侧壁结构及部分之第一介电层、以定义接触洞于第一介电层内的截面示意图。第九图显示根据本发明实施例之一,形成第三导体层覆盖于基材上及填入接触洞内之截面示意图。第十图显示根据本发明实施例之一,形成并定义一图案化层于第三导体层上,再去除第三导体层及第一导体层中未被图案化层覆盖之部分之截面示意图。第十一图显示根据本发明实施例之一,形成导体侧壁于图案化层、第三导体层、及第一导体层之侧壁上之截面示意图。第十二图显示根据本发明实施例之一,去除图案化层及第二介电层,以留下由第一导体层、第二导体层、第三导体层、及导体侧壁所组成之储存电容的截面示意图。第十三图显示根据本发明实施例之一,形成第三介电层于基材上、并形成第四导体层于第三介电层上之截面示意图。 |
