| 主权项 |
1.一种半导体引线框组合体(20A),包括:一基底(11A),其中该基底(11A)包含:一介电承受区(14A),其为T形;一旗标部份(18A),其邻接该介电承受区(14A)之一第一部份;以及一引线部份,其邻接(19A)该介电承受区(14A)之一第二部份。2.一种半导体引线框组合体(20A),包括一具有一T形介电承受区(14A)之引线框(10A)、一旗标部份(18A)及一引线部份(19A),其中该引线部份(19A)系藉该T形介电承受区(14A)而自该旗标部份(18A)隔离。3.如申请专利范围第2项之半导体引线框组合体,进一步包含一具有一晶粒接合垫(22A)之半导体晶片(21A),其中该半导体晶片(21A)系耦合至该引线框(10A)之旗标部份(18A)。4.如申请专利范围第3项之半导体引线框组合体,进一步包含一密封材料(33A)盖过该半导体晶片(21A)及在该T形介电承受区(14A)内。5.一种用于制造一具有一电互连(19)之半导体元件(50)之方法,包括步骤有:提供一基底(11A);耦合至少一个之半导体晶片(21A)至该基底;配置一密封材料(33A)盖过该至少一个之半导体晶片(21A),其中该密封材料(33A)系连续盖过该基底(11A);以及单粒化该基底(11A)以形成该半导体元件(50),其中该单粒化步骤亦形成该半导体元件之电互连(19)。6.如申请专利范围第5项之方法,进一步包含于该基底中形成一通孔(14A)之步骤以及其中配置该密封材料(33A)之步骤包含配置该密封材料(33A)至该通孔(14A)。7.如申请专利范围第5项之方法,其中单粒化之步骤包含锯开该基底(11A)用以自一部份基底(11A)中形成该半导体元件之散热片(18),其中该散热片(18)之一表面是真正地与该电互连(19)之一表面共平面。8.如申请专利范围第5项之方法,进一步包含步骤有:于该基底(81)中形成一自该基底(81)之第一表面(82)延伸至该该基底(81)之第二表面(83)之L形介电(84);于该基底(81)中形成一自该基底(81)之第一表面(82)延伸至该该基底(81)之第二表面(83)之U形介电(86);于该基底(81)中形成一自该基底(81)之第一表面(82)延伸至该该基底(81)之第二表面(83)之长方形介电(87),其中该长方形介电(87)是介于该L形介电(84)及该U形介电(86)之间,以及其中该至少一个之半导体晶片(101)是许多半导体晶片。9.一种用以制造一半导体元件(50)之方法,包括步骤有:提供一基底(10B);于该基底(10B)中形成梳形通孔(14B);安装许多半导体晶片(21B)于该基底(10B)之相应旗标部份(18B);以及单粒化该基底(10B)以形成该半导体元件(50)。10.如申请专利范围第9项之方法,进一步包含之步骤有配置一介电材料(33B)盖过许多半导体晶片(21B)及进入该梳形通孔(14B),其中该介电材料(33B)是连续盖过许多半导体晶片(21B)及盖过该基底(10B)之一表面。图式简单说明:第一图系根据本发明具体实施例之一半导体引线框之等积图。第二图系根据本发明具体实施例于制造期间一部份半导体引线框组合体之等积图。第三图系第二图在制造后阶段之半导体引线框组合体之等积图。第四图系第二图在制造后阶段之半导体引线框组合体之底部图。第五图系根据本发明之另一具体实施例于制造期间一部份半导体引线框组合体之等积图。第六图系第五图在制造后阶段之半导体引线框组合体之底部图。第七图系根据本制造方法所制造之半导体元件之等积图。第八图系根据本发明之另一具体实施例于制造期间一部份半导体引线框组合体之等积图。第九图系第八图在制造后阶段之半导体引线框组合体之底部图。第十图系根据本发明所制造之半导体元件之等积图。 |
