积体记忆体

摘要

此积体记忆体具有资料线对(DL,/DL),其经由至少一差动放大器(8A)而与位元线对(BL,/BL)相连接。此外,其具有一个控制单元(C)以便调整资料线对上之第二电位状态,其对应于此种即将写入记忆体单胞中之资料之差动信号;控制单元(C)可用来调整资料线对上之至少一种第二电位状态,其并不对应于即将写入记忆体单胞中之资料。此外,其具有一种侦测单元(D),侦测单元(D)具有二个与资料线对相连接之输入端。侦测单元(D)在侦测(D)具有二个与资料线对相连接之输入端。侦测单元(D)在资料线对产生第二电位状态时可导入一种指定之控制功能。

主权项

1.一种积体记忆体,其特征为:-具有资料线对(DL,/DL),其经由至少一个差动放大器(SA)而与位元线对(BL,/BL)相连接,-资料以差动信号之形式由资料线对经由差动放大器而传送至位元线对且由该处传送至与位元线对相连接之记忆体单胞(M),-具有一个控制单元(C)--用来调整资料线对上之第一电位状态,其对应于此种即将写入记忆体单胞中之资料,--用来调整资料线对上至少一种第二电位状态,其并不对应于此种即将写入记忆体单胞中之资料,-具有一个侦测单元(D),其具有二个与资料线对相连接之输人端,-侦测单元在资料线对产生第二电位状态时可导入一种指定之控制功能。2.如申请专利范围第l项之记忆体,其中侦测单元(D)在产生第二电位状态时使差动放大器(SA)去(de-)驱动。3.如申请专利范围第2项之记忆体,其中资料线对(DL,/DL)之二条导线分别经由驱动电晶体(T3,T4)而与差动放大器(SA)之各别之输入端相连接,各驱动电晶体之控制端是与侦测单元(D)之输出信号(EN)相连接。4.如申请专利范围第2项之记忆体,其中-资料线对(DL,/DL)之二条导线分别经由二个平行配置之驱动电晶体(T5,T6;T7,T8)(其形成一种电晶体对(pair)而与差动放大器(SA)之各别输入端相连接,-每一资料线是与每一电晶体对之驱动电晶体之控制输人端相连接。5.如申请专利范围第l项之记忆体,其中-差动放大器(SA)在第一操作模式时使资料线对(DL,/DL)上所存在之资料以非反相方式传送至资料线对(BL,/BL)且在第二操作模式时以反相方式传送至位元线对(BL,/BL),-侦测单元(D)在资料线对(DL,/DL)产生第二电位状态时会改变此差动放大器之操作模式。图式简单说明:第一图,第二图,第四图本发明之各种不同之实施例。第三图相关之逻辑表。