| 摘要 |
<p>이 발명의 고주파용 적층형 트랜스포머에서, 다수의 제1 세라믹 시트에는 도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 이 비어홀을 통하여 연결되어 제1 인덕터를 형성하는 제1 코일 패턴이 각각 형성되어 있다. 그리고, 제2 세라믹 시트에는 제1 세라믹 시트의 제1 코일 패턴과 연결되는 제1 캐패시터 패턴이 형성되어 있고, 제3 세라믹 시트에는 제2 캐패시터 패턴이 형성되어 있으며, 제2 및 제3 세라믹 시트는 서로 일정 간격을 두고 형성되어 제1 캐패시터를 형성한다. 다수의 제4 세라믹 시트에는 비어홀이 각각 형성되어 있고, 이 비어홀을 통하여 제2 인덕터를 형성하는 제2 코일 패턴이 각각 형성되어 있으며, 상기 제2 코일 패턴은 상기 제3 세라믹 시트의 제2 캐패시터 패턴과 연결된다. 그리고, 제5 세라믹 시트에는 제2 코일 패턴과 연결되는 제3 캐패시터 패턴이 형성되어 있고, 제6 세라믹 시트에는 제4 캐패시터 패턴이 형성되어 있으며, 제5 및 제6 세라믹 시트는 서로 일정 간격을 두고 형성되어 제2 캐패시터를 형성한다. 이러한 적층형 트랜스포머는 캐패시터를 사용함에 따라, 저용량의 인덕터를 사용하여도 높은 임피던스 변환율을 얻을 수 있으며, 소형으로 제조가 가능하고, 제조 공정이 간단하다.</p> |
