| 摘要 |
复晶矽材质之双重掺杂闸极(dual-gate)技术,在互补式金氧半电晶体(CMOS)元件制程上的应用已日益重要。然而,在布植杂质进入复晶矽层时,却容易发生离子经由复晶矽的晶粒界面而隧穿(tunneling)的现象,破坏了闸极绝缘层的完整性(integrity)。因此,本发明提出一种制作闸极电极层的改良制程,其于沈积第一矽层后暂停该沈积程序,并改为通入高纯度氮气而静置一段时间,或是以氢氟酸清洗之,然后再继续上述的沈积程序而形成第二矽层，制得具有错置晶粒界面微构造(mismatched grain-boundary microstructure)的叠层式矽层，以防止前述离子隧穿的问题。依照本发明,上述沈积-通氮气(或清洗)-沈积的程序可重复实施,以形成两层以上具有错置晶粒界面微构造的叠层式矽层来防止离子隧穿。 |
| 主权项 |
1.一种具有错置晶粒界面微构造(mismatched grain-boundary microstructure)之闸极制程,适用于双重掺杂闸极(dual-gate)之CMOS元件制程,包括下列步骤:(a)形成一薄绝缘层于一半导体基底表面上;(b)施行一沈积程序,以形成一第一矽层于该薄绝缘层上;(c)暂停该沈积程序,并去除残余的反应原料;(d)通入高纯度的乾氮气(N2),使得该第一矽层暴露于该氮气中达约30分钟;(e)恢复施行该沈积程序,以形成一第二矽层于该第一矽层上,共同形成一具有错置晶粒界面微构造的叠层式矽层;(f)选择性地蚀刻该叠层式矽层和该薄绝缘层,以分别形成一闸极电极层和一闸极绝缘层;以及(g)布植适当杂质进入该闸极电极层中,以调整其导电度,并进入该半导体基底表面未被该闸极电极层盖住的部分,以形成一对掺杂源极/汲极区,完成所需的电晶体构造;其中,藉由该闸极电极层中错置的晶粒界面微构造,可防止在施行布植程序时发生离子经由晶粒界面隧穿而破坏该闸极绝缘层完整性(integrity)的问题。2.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中该第一矽层与第二矽层各自独立,可相同或不相同地为非晶矽层或复晶矽层。3.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中该薄绝缘层系一薄的二氧化矽层。4.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中系以矽甲烷(SiH4)当作反应原料而形成该第一矽层和第二矽层。5.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中通入高纯度的乾氮气(N2)的步骤系以原位处理(in-situ)方式进行的。6.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中系布植N-型杂质进入该闸极电极层和该半导体基底中。7.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中系布植P-型杂质进入该闸极电极层和该半导体基底中。8.如申请专利范围第1项所述一种具有错置晶粒界面微构造之闸极制程,其中在步骤(f)之前更包括:重复步骤(c)、(d)、(e)以形成两层以上之叠层式矽层。9.一种具有错置晶料界面微构造(mismatched grain-boundarymicrostructure)之闸极制程,适用于双重掺杂闸极(dual-gate)之CMOS元件制程,包括下列步骤:(a)形成一薄绝缘层于一半导体基底表面上;(b)施行一沈积程序,以形成一第一矽层于该薄绝缘层上;(c)暂停该沈积程序,并去除残余的反应原料;(d)以氢氟酸蒸汽(HF vapor)或溶液清洗该第一矽层的表面;(e)恢复施行该沈积程序,以形成一第二矽层于该第一矽层上,共同形成一具有错置晶粒界面微构造的叠层式矽层;(f)选择性地蚀刻该叠层式矽层和该薄绝缘层,以分别形成一闸极电极层和一闸极绝缘层;以及(g)布植适当杂质进入该闸极电极层中,以调整其导电度,并进入该半导体基底表面未被该闸极电极层盖住的部分,以形成一对掺杂源极/汲极区,完成所需的电晶体构造;其中,藉由该闸极电极层中错置的晶粒界面微构造,可防止在施行布植程序时发生离子经由晶粒界面隧穿而破坏该闸极绝缘层完整性(integrity)的问题。10.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中该第一矽层与第二矽层各自独立,可相同或不相同地为非晶矽层或复晶矽层。11.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中该薄绝缘层系一薄的二氧化矽层。12.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中系以矽甲烷(SiH4)当作反应原料而形成该第一矽层和第二矽层。13.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中该氢氟酸蒸汽或溶液的浓度系介于1%和99%之间,而清洗的时间则系介于15秒和150秒之间。14.如申请专利范围第13项所述一种具有错置晶粒界面微构造之闸极制程,其中系于沈积反应槽外施行该清洗程序的。15.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中系布植N-型杂质进入该闸极电极层和该半导体基底中。16.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中系布植P-型杂质进入该闸极电极层和该半导体基底中。17.如申请专利范围第9项所述一种具有错置晶粒界面微构造之闸极制程,其中在步骤(f)之前更包括:重复步骤(c)、(d)、(e)以形成两层以上之叠层式矽层。图式简单说明:第一图A至第一图C均为剖面图,显示一具有双重掺杂闸极之CMOS元件的制造流程;第二图之剖面图,系显示习知使用复晶矽材质制作闸极电极层在布植离子时所发生的离子隧穿现象;第三图A至第三图D为一系列剖面图,用以显示本发明改良方法一个较佳实施例的制造流程;以及第四图A至第四图D为一系列剖面图,用以显示本发明改良方法另一较佳实施例的制造流程。 |
