| 主权项 |
1.一种主动像素电路,其系具有一个光检测器、一 个源极随耦驱动器的电晶体、一个列选择电晶体 、一个重置电晶体、以及一个第四电晶体,此电路 系包括: 一个与该光检测器并联之第一电容器;以及 一个连接在该重置电晶体与该第四电晶体之间的 第二电容器。2.如申请专利范围第1项之电路,其更 包括一个连接在该列选择电晶体与该第四电晶体 之间的回授放大器,其中该放大器的增益系等于一 个线性衰减因数之倒数的一个指定倍数。3.如申 请专利范围第2项之电路,其中该线性衰减因数之 倒数系为该第一电容器之値对该第二电容器之値 的比率。4.如申请专利范围第3项之电路,其中该回 授放大器系降低由重置该光检测器所引起的重置 杂讯。5.如申请专利范围第4项之电路,其更包括一 个连接在一个由该第四电晶体与该第二电容器所 形成的节点、以及一个电路接地之间的第三电容 器。6.一种主动像素感测器电路,其系包括: (a)一个具有一个节点的光检测器元件; (b)一个具有一连接至该节点的控制接脚以及第二 与第三接脚的第一电晶体,该第三接脚系连接至一 个电源电压; (c)一个具有一控制接脚以及第四与第五接脚的第 二电晶体,该第四接脚系连接至该第一电晶体的第 二接脚; (d)一个具有一控制接脚以及第六与第七接脚的第 三电晶体,该第七接脚系连接至一个重置电压源; (e)一个具有一控制接脚以及第八与第九接脚的第 四电晶体; (f)一个与该光检测器并联之第一电容;以及 (g)一个形成在该第八接脚与第六接脚之间的第二 电容。7.如申请专利范围第6项之电路,其更包含一 个具有一连接至该第九接脚的输出之放大器,该放 大器系具有一个等于该第一电容对该第二电容的 比率之一个指定倍数的增益。8.如申请专利范围 第7项之电路,其中该回授放大器系降低由重置该 光检测器所引起的重置杂讯。9.如申请专利范围 第8项之电路,其中该第一、第二、第三以及第四 电晶体每个均系由一个MOSFET所构成。10.如申请专 利范围第9项之电路,其中各个该MOSFET均系以CMOS加 以制成。11.如申请专利范围第9项之电路,其中该 光检测器系包括一个基板二极体,其金属矽化物的 部分系被移除。12.如申请专利范围第6项之电路, 其中该第二电容系包括一个该节点与该二极体的 内连线层之重叠部分。13.如申请专利范围第6项之 电路,其中该第二电容系包括一个重叠一第二内连 线层之第一内连线层。14.如申请专利范围第13项 之电路,其中该第二内连线层系为一光二极体的内 连线层。15.如申请专利范围第9项之电路,其中该 光检测器系由一个p型基板内的n在p之上的光二极 体接面所构成。16.如申请专利范围第9项之电路, 其中该光检测器系由一个n型基板内的p在n之上的 光二极体接面所构成。17.如申请专利范围第6项之 电路,其系包括一个形成在该第八接脚与第六接脚 之间的第三电容。18.一种用于在一具有一个光检 测器、一个源极随耦驱动器的MOS电晶体、一个列 选择MOS电晶体、一个重置MOS电晶体、一个第四MOS 电晶体、以及第一与第二电容的主动像素电路中 降低重置杂讯之方法,该第一电容系与该光检测器 并联,此方法系包括: 配置该第一与第二电容以施加该第一与第二电容 値的比率至第一与第二电容中之一电容上的电压; 读出在该光检测器之上的电压; 重置该光检测器;并且 藉由施加一个为该比率之倒数的一个指定倍数之 增益,以产生一个用于供应到该第四电晶体的杂讯 消除信号,来消除由重置该光检测器所产生之重置 杂讯。19.如申请专利范围第18项之方法,其中读出 在该光检测器之上的电压之步骤系包含关断该重 置MOS电晶体并且导通该列选择MOS电晶体之步骤。 20.如申请专利范围第19项之方法,其中重置该光检 测器之步骤系包含完全致能该重置MOS电晶体之步 骤。21.如申请专利范围第19项之方法,其中读出该 电压之步骤更包含将一个回授放大器规划至一个 被选择来提供对于最佳的成像所要的信号灵敏度 之增益的步骤。22.如申请专利范围第18项之方法, 其中消除重置杂讯之步骤系包含设定一个回授放 大器的增益等于该比率之倒数的一个指定倍数之 步骤。23.如申请专利范围第22项之方法,其中读出 该电压之步骤更包含将该回授放大器规划至一个 被选择来提供对于最佳的成像所要的信号灵敏度 之增益的步骤。24.如申请专利范围第22项之方法, 其中消除重置杂讯之步骤更包括致能该第四电晶 体以闭合一个回授回圈至该第一电容的步骤,该回 授回圈系包含该回授放大器。25.如申请专利范围 第24项之方法,其中该第二电容系提供一个标称化 信号至该光二极体之积分节点。26.如申请专利范 围第25项之方法,其更包含消除由该回授放大器所 产生的偏移之步骤。27.一种用于在一包含一个具 有一个节点的光检测器且更包括第一、第二、第 三以及第四电晶体的成像器像素中改良效能之方 法,其系包括: 产生一个与该光检测器并联之第一电容; 在该像素中、相邻该节点处产生一个第二电容,该 第一与第二电容系具有一个比率;并且 利用一具有一个为该比率的一个指定倍数之增益 的放大器,以消除因为重置该光检测器所引起的重 置杂讯。28.如申请专利范围第27项之方法,其中该 第一、第二、第三以及第四电晶体系由MOSFET电晶 体所构成。29.一种成像器像素,其系包括: 一个光检测器; 一个与该光检测器并联之第一电容; 一个与该光检测器相邻之第二电容,其被连接以提 供一个在该第一电容之上的电压至该光检测器,而 将该电压乘上该第二电容对该第一电容之比率; 一个作用为在信号读出期间的源极随耦放大器之 驱动器的第一电晶体机构; 用于控制信号读出的第二电晶体机构; 用于当作一个重置开关之第三电晶体机构;以及 用于转移一个电压至该第一电容之第四电晶体机 构。30.如申请专利范围第29项之成像器像素,其更 包含一个用于产生该电压之回授电路。31.如申请 专利范围第30项之成像器像素,其中该回授电路系 包含一个具有一个为该比率的一个指定倍数之增 益的放大器。图式简单说明: 第一图是说明使用于习知技术的主动像素成像感 测器中之具有每个检测器一个源极随耦器之放大 器系统的概要电路图; 第二图是说明本发明之较佳实施例的低杂讯主动 像素之概要电路图; 第三图是说明在偏移消除的回授期间中该较佳实 施例的低杂讯主动像素之概要电路图; 第四图是说明在偏移消除的回授期间中本发明之 另一实施例的低杂讯主动像素之概要电路图; 第五图系显示较佳实施例的代表性之时序图;并且 第六图是另一实施例的代表性之时序图。 |
