| 主权项 |
1.一种图表处理器,系包含有:描画控制电路,系进行依据指令之解读结果,将像素资料描画于记忆体之控制者;及显示控制电路,系进行将被描画于记忆体之像素资料,以与显示扫描之定时同步,于扫描方向读出之控制者;上述扫描控制电路,系将对应像素之排列,像素资料被排列之源画像资讯之像素资料,与和上述扫描方向垂直之方向相邻之像素资料进行加重平均,可以实行修正上述源画像资讯之混合处理者。2.一种图表处理器,系含有:描画控制电路,系进行依据指令之解读结果,将像素资料描画于记忆体之控制者;及显示控制手段,系进行将被描画于记忆体之像素资料,以与显示扫描之定时同步,于扫描方向读出之控制者;上述描画控制手段,系可以实行混合处理指令者;该混合处理指令系具有:源指定资讯,系对应像素之排列,表示像素资料被排列之源画像资讯之所在;及指令资讯,系指示将上述源指定资讯所示之源画像资讯之画像资料,与和上述扫描方向垂直之方向邻接之像素资料进行加重平均者;及特征指定资讯,系表示储存被加重平均过之像素资料之所在者。3.如申请专利范围第2项之图表处理器,其中上述混合处理指令,系构具有第1属性资讯,该第1属性资讯系指定,将进行上述加重平均之对象,作为与上述扫描方向垂直之方向邻接之前后双方之像素资料,或作为与上述扫描方向垂直之方向邻接之前后任何一方之像素资料者。4.如申请专利范围第3项之图表处理器,其中上述混合处理指令,系更具第2属性资讯,该第2属性资讯系指示,只对于上述特征指定资讯所指定之领域之中,抽取领域所包含之领域,储存上述被加重平均过之画像资料者。5.一种资料处理系统,系包含中央处理装置,及图表处理装置,及记忆体,及显示器者;上述图表处理器,系包含:描画控制电路,系进行依据上述中央处理装置所发行之指令之解读结果,将像素资料描画到上述记忆体之控制者;及显示控制电路,系进行将被描画于上述记忆体之像素资料,与上述显示器之显示扫描同步地,于扫描方向读出,给予显示器之控制;上述描画控制电路,系对应像素之排列,将像素资料被排列之源画像资讯之像素资料,从上述记忆体读入,将读入之像素资料与和上述扫描方向垂直之方向邻接之其他之像素资料予以加重平均,写回到上述记忆体之混合处理系可以实行者。6.如申请专利范围第5项之资料处理系统,其中上述中央处理装置,为了使上述图表处理器实行上述混合处理,可以发行混合处理指令;该混合处理指令,系包含:源指定资讯,系对应像素之排列,表示像素资料被排列之源画像资讯之所在者;及指令资讯,系指示将上述源指定资讯所表示之源画像资讯之像素资料,与和上述扫描方向垂直之方向邻接之像素资料进行加重平均者;及特征指定资讯,系表示储存被加重平均过之像素资料之所在者。7.如申请专利范围第6项之资料处理系统,其中上述混合处理指令,系更包含有第1属性资讯;上述描画控制手段,系配合上述第1之属性资讯,决定将进行上述加重平均之对象,作为与上述扫描方向垂直之方向邻接之前后双方之像素资料,或作为与上述扫描方系垂直之方向邻接之前后任何之一之像素资料。8.如申请专利范围第7项之资料处理系统,其中上述混合处理指令,系更包含有第2之属性资讯;上述描画控制手段,系具有藉由上述中央处理装置,使抽取领域之指定资讯被设定之抽取暂存器;上述第2之属性资讯,在第1状态,系只对于上述特征指定资讯所指定之领域之中抽取领域所包含之领域,储存上述被加重平均过之画像资料;上述第2之属性资讯,在第2状态,系无视抽取领域,对上述特征指定资讯所指定之领域,储存上述被加重平均过之画像资料。9.如申请专利范围第5项之资料处理系统,其中上述图表处理器与上述记忆体,系形成于一个半导体基板上。图式简单说明:第一图系表示本发明之一例之利用图表处理器之描画控制电路之混合处理之原理之说明图。第二图系本发明之一例之资料处理系统之方块图。第三图系表示图表处理器之一例之方块图。第四图系再现单元之一例之说明图。第五图系表示再现单元所实行之描画指令之一例之说明图。第六图系表示描画指令之指令码之一例之说明图。第七图系表示描画指令之描画属性资讯之一例之说明图。第八图系表示混合处理指令与其指令系数之一例之说明图。第九图系以模式表示混合处理指令之处理之说明图。第十图系将3线予以加重平均之混合演算处理之基本之算法之一例之说明图。第十一图系将2线予以加重平均之混合演算处理之基本之算法之一例之说明图。第十二图系表示混合模组之一例之方块图。第十三图系表示混合模组所包含之控制部之一例之方块图。第十四图系表示控制部之控制之内部之状态迁移图。第十五图系表示各控制部之控制之迁移装态之说明图。第十六图系混合模组所包含之演算部之一例之方块图。第十七图系表示源资料、混合模组及混合缓冲器之关系之一例之说明图。第十八图系表示对于第十七图之源资料之3线混合处理之一例之定时流程图。第十九图系表示于第十八图之a-a线连续之部分之定时流程图。第二十图系表示对于第十七图之源资料之2线混合处理之一例之定时流程图。第二十一图系表示于第二十图之b-b线连续之部分之定时流程图。第二十二图系表示关于混合处理之属性资讯CLIP之处理之说明图。第二十三图系表示解消对于外部记忆体之滙流排瓶颈之变形例之方块图。第二十四图系表示采用第二十三图之记忆体构成时,描画控制与显示控制之记忆体存取动作样态之一例之说明图。 |
