| 主权项 |
1.一种测试器系统,包含:一主时序;一第一粗略计数器,系由该主时序时序化且被连接以在发生第一事件时停止计数;一第二粗略计数器,系由该主时序时序化且被连接以在发生第二事件时停止计数;和一精调测量电路,由该主时序时序化,其结构用以测量由发生第一和第二事件到主时序的对应边缘的时间间隔。2.如申请专利范围第1项之测试器系统 其中该精调测量电路包括由该主时序时序化的第一和第二精调计数器,第一精调计数器产生一表示由第一事件致动开始到主时序的下个边缘的时间间隔之値,和该第二精调计数器产生一表示由第二事件致动开始到主时序的下个边缘的时间间隔之値。3.如申请专利范围第2项之测试器系统,其中该精调测量电路尚包括由该主时序所控制的第一和第二内插器,第一内插器产生第一致能信号,以致能该第一精调计数器,和该第二插器产生第二致能信号,以致能该第二精调计数器。4.如申请专利范围第3项之测试器系统,其中该第一和第二内插器各包括一移位暂存器,该移位暂存器系由主时序予以时序化,以产生第一或第二事件的延迟形式;其中该第一和第二致能信号是由第一和第二事件之发生和其延迟形式控制之。5.一种用以测量第一事件和第二事件之时间间隔的方法,包含:辨识在第一和第二事件之间的一抓取窗内的主时序数目;决定在该抓取窗的第一边缘和主时序的第一边缘之间的第一精调时间间隔;决定在该抓取窗的第二边缘和主时序的第二边缘之间的第二精调时间间隔;和使用主时序数目和第一及第二精调时间间隔计算时间间隔。6.如申请专利范围第5项之方法,其中该辨识步骤包括:使用一以主时序时序化的第一粗略计数器由一开始事件计数到第一事件;和使用一以主时序时序化的第二粗略计数器由一开始事件计数到第二事件。7.如申请专利范围第5项之方法,其中该第一精调时间间隔系由使用一由主时序所时序化的第一精调计数器决定之;和其中第二精调时间间隔是由使用由该主时序所时序化的第二精调计数器决定之。8.一使用于一用以测量一电路的测试器系统中的装置,用以测量在一测试系统内的第一事件和第二事件之间的时间间隔,该装置包含:一第一测量电路,系响应于一主时序且被连接以测量在一启始事件和第一事件之间的时间;一第二测量电路,系响应于该主时序且被连接以测量在该启始事件和该第二事件之间的时间;和一精调测量电路,由该主时序时序化,其结构用以测量由发生第一和第二事件到主时序的对应边缘的时间间隔。9.如申请专利范围第8项之装置,其中该第一测量电路包括一由该主时序所时序化且由该启始事件致动的第一粗略计数器,该第一粗略计数器系被连接以在第一事件致动时停止计数,和一第二粗略计数器,系由该主时序时序化且由该启始事件致动,其中该第二粗略计数器被连接以在发生第二事件时停止计数。10.如申请专利范围第8顷之装置,其中该精调测量电路包括由该主时序所控制的第一和第二精调计数器,第一精调计数器产生表示为第一和第二事件以及主时序的对应前缘之间的时间间隔之计数値。11.如申请专利范围第10项之装置,尚包含:第一内插器,用以响应于该第一事件之致动而产生一第一扩展的致能信号至第一计数器上;和第二内插器,用以响应于第二事件之致动而产生一第二扩展的致能信号至第二计数器上。12.如申请专利范围第11项之装置,其中该第一内插器包括一由主时序时序化的移位暂存器,以产生第一事件的延迟形式,和该第二内插器包括一由该主时序时序化的移位暂存器,以产生第二事件的延迟形式;其中该第一致能信号因响应于第一事件的延迟形式而被抑能,和该第二致能信号因响应于第二事件的延迟形式而被抑能。13.如申请专利范围第12项之装置,其中第一内插器包括第一斜坡电路,此电路响应于第一事件和该第一事件的延迟形式,该斜坡电路产生第一致能信号和扩展该第一致能信号,使其有一较发生第一事件和发生第一事件的延迟形式之间的时间间隔大的时间间隔;和其中第二内插器包括第二斜坡电路,此电路响应于第二事件和该第二事件的延迟形式,该斜坡电路产生第二致能信号和扩展该第二致能信号,使其有一较发生第二事件和发生第二事件的延迟形式之间的时间间隔大的时间间隔。14.一种用以测量在一第一事件和第二事件之间的时间间隔之方法,该方法包含:计算在发生第一事件和发生第二事件之间的主时序数目;使用以主时序时序化的一第一精调计数器计数一表示为发生第一事件和主时序的第一前缘之间的时间间隔;和使用以主时序时序化的一第二精调计数器计数一表示为发生第二事件和主时序的第二前缘之间的时间间隔。15.如申请专利范围第14项之方法,其中该计数步骤包括:因为一启始测试信号之致动而开始第一和第二粗略计数器;因为发生第一事件而停止该第一粗略计数器;和因为发生第二事件而停止该第二粗略计数器。16.如申请专利范围第14项之方法,尚包含:致能该第一精调计数器以利用一第一致能信号计数;致能该第二精调计数器以利用一第二致能信号计数;使用该第一内插器扩展第一致能信号,以提供发生第一事件和立时序的第一前缘之间的时间间隔之测量的精调解析度;和使用该第二内插器扩展第二致能信号,以提供发生第二事件和主时序的第二前缘之间的时间间隔之测量的精调解析度。17.一种用以测量在一测试器系统中之第一事件和第二事件之间的时间间隔之装置,该装置包含:一由一立时序时序化的粗略计数元件,此粗略计数元件被连接以测量在发生第一事件和发生第二事件之间的主时序之数目;第一和第二由该主时序时序化的精调计数器;第一内插器,具有一延迟时间并产生一第一停止输出,该停止输出较第一事件之发生延迟预设数目的主时序,此第一内插器产生响应于第一事件的第一致能信号,以及第一停止输出,以致能该第一精调计数器;和第二内插器,具有一延迟时间并产生一第二停止输出,该停止输出较第二事件之发生延迟预设数目的主时序,此第二内插器产生响应于第二事件的第二致能信号,以及第二停止输出,以致能该第二精调计数器。18.如申请专利范围第17项之装置,其中每一内插器皆包含一斜坡电路,该电路扩充第一或第二致能信号,以具有一大于在发生第一或第二事件和发生第一或第二停止输出之间隔的时间间隔。19.如申请专利范围第18项之装置,其中该第一延迟元件包括一由该主时序时序元的第一移位暂存器,该第一移位暂存器具有多个可选择性与第一停止输出耦合的输出;和其中该第二延迟元件包括一由该主时序时序化的第二移位暂存器,该第二移位暂存器具有多个可选择性与第二停止输出耦合的输出。20.如申请专利范围第19项之装置,其中因响应于使该第一和第二停止输出耦合于第一和第二移位暂存器之对应的多个输出,可于该第一和第二精调计数器内产生不同的値,藉此,可使用不同的计数値校准该斜坡电路。21.一种用于一测试器系统中之由一主时序予以时序化的计数器之内插电路,该内插电路包含:一由该主时序时序化的移位暂存器,此移位暂存器具有一输入和一输出,该输入被耦合至一致动信号,和该输出被耦合至停止信号;一具有一电容的斜坡电路,该斜坡电路因响应收到该致动信号而充电该电容,和此斜坡电路因响应于收到该停止信号而放电该电容;和一与该斜坡电路连接的信号驱动器,当该电容被充电至一预设电压时,此信号驱动器将驱动一致能信号至该计数器上。22.如申请专利范围第21项之内插电路,其中该移位暂存器具有一可选择性地与该停止信号耦合的多个输出,以校准该斜坡电路。23.如申请专利范围第21项之内插电路,其中使该停止信号与移位暂存器的不同输出耦合可于计数器中产生不同的计数値。24.如申请专利范围第21项之内插电路,其中该移位暂存器包括依序连接的正反器,该正反器系连接以驱动多个输出。图式简单说明:第一图所示为一习知测量器系统的方块图。第二图所示为显示在该习知测量系统内的信号时序图。第三图所示为使用于一习知测量系统内以做时间测量之元件方块图。第四图A和第四图B所示为使用于习知测量器系统的时间测量单元内之内插器操作图。第五图A所示为根据本发明之时间测量单元之方块图。第五图B所示为根据本发明之时间测量单元的信号时序图。第六图所示为使用于根据本发明的时间测量单元的内插器方块图。第七图所示使用于根据本发明的时间测量单元之内括器中的延迟电路逻辑系统图。 |
