| 摘要 |
<p>본 발명은 반도체 장치의 신호 발생회로를 공개한다. 그 회로는 n개의 핀들로부터 입력되는 제1레벨(또는, 제2레벨, 또는, M개의 고전압 레벨)의 신호를 버퍼하여 버퍼된 제2레벨(또는, 제1레벨)과 버퍼된 제1레벨(또는, 제2레벨)의 신호들을 각각 제1, 2신호들로 발생하기 위한 n개의 버퍼들, n개의 핀들중 제1핀으로 부터 인가되는 고전압을 감지하여 정상 및 테스트 모드를 구별하기 위한 모드 설정신호를 발생하는 모드 설정신호 발생회로, 제2부터 제n까지의 핀들로부터 각각 인가되는 M개의 고전압 레벨의 신호를 각각 감지하여 M개의 고전압 검출신호들을 발생하기 위한 n-1개 그룹의 M개의 고전압 검출기들, 제2부터 제n까지의 핀들에 연결된 n-1개의 버퍼들로 부터의 제1, 2신호와 n-1개 그룹의 M개의 고전압 검출회로들로부터의 고전압 검출신호를 스크램블링하여 2+M개의 출력신호들을 발생하기 위한 n-1개의 스크램블 회로들로 구성되어 있다. 따라서, 테스트 모드시에는 테스터로 부터 입력 핀들로 3가지이상의 레벨의 신호를 인가함에 의해서 다양한 테스트 항목에 대한 테스트를 수행할 수 있고, 정상 모드시에 외부의 장치로 부터 3가지이상의 레벨의 신호를 인가할 수 있게 된다면 적은 수의 핀수로 내부적으로 많은 수의 신호들을 발생할 수가 있으므로 칩의 크기의 감소에 따른 핀수 증가의 한계를 극복할 수 있다.</p> |
