| 主权项 |
1.一种运用在包含通信滙流排装置之系统晶片(SoC) 积体电路(IC)中的微处理器次系统,该微处理器次 系统包括: 两个或两个以上微处理器装置,其形成为一单一处 理器核心总成,且其能够执行完成一给定处理功能 之作业; 一储存装置,其与该次系统内之该等两个或两个以 上微处理器装置相关联,用以储存该单一处理器核 心总成中之资料与指令中之至少一项; 一互连构件,其位于该单一处理器核心总成内,用 以实现介于该等两个或两个以上微处理器装置与 该SoC IC通信滙流排装置之间的通信,藉此该单一处 理器核心总成可与该SoC IC之各单元进行通信。 2.如请求项1之微处理器次系统,其中该单一处理器 核心总成之该等两个或两个以上微处理器装置在 程式控制下运行以启用一特定功能组。 3.如请求项1之微处理器次系统,其中该互连构件包 括一开关构造。 4.如请求项1之微处理器次系统,其中该互连构件包 括一通信滙流排。 5.如请求项2之微处理器次系统,其中该SoC IC为一网 路处理器总成,该微处理器次系统实施封包通信处 理功能。 6.如请求项5之微处理器次系统,其中该单一处理器 核心总成进一步包括一个或多个介面装置,其能够 根据一网路通信协定来接收通信,其中该网路通信 协定包括来自下列组之一个或多个协定,该组包括 :光纤通道、Gb乙太网路、Infiniband。 7.如请求项6之微处理器次系统,其中该网路处理器 总成被组态成一DSP、协同处理器、混合ASIC或其它 网路处理配置中之一,该网路处理总成包括: 一网路处理装置,及 一高速局域滙流排构件,其用于互连该网路处理总 成之单元与该网路处理装置。 8.如请求项7之微处理器次系统,其中该网路处理器 总成之单元包括选自下列组之一个或多个单元,该 组包括:一SRAM、一DDR控制器、一PCI-X桥、一直接记 忆体存取DMA装置、一DMA控制器、一用以经由一个 或多个I/O介面装置而与外部单元建立介面的晶片 周边滙流排(OPB)、及一被采用来提供一介接一乙 太网路区域网路(LAN)系统之资料链路层介面的媒 体存取控制(MAC)协定装置。 9.如请求项1之微处理器次系统,其中该单一处理器 核心总成进一步包括一可程式化之处理器局域滙 流排桥装置,用于实现介于该微处理器次系统与该 SoC IC之该通信滙流排装置之间的资料流程。 10.如请求项9之微处理器次系统,其中该可程式化 之处理器局域滙流排桥装置调节介于两个通信系 统之间通信讯号及讯号协定,该等两个通信系统系 经由实施该单一处理器核心总成之该SoC IC装置进 行通信。 11.如请求项1之微处理器次系统,其中该互连构件 包括一纵横开关,其用于将对应于两个或两个以上 微处理器装置之独立执行緖组系结在一起。 12.如请求项1之微处理器次系统,其中与该次系统 内之该等两个或两个以上微处理器装置相关联的 该局域记忆体储存装置包括下列其中一个或多个: 用以将该等次处理器连接在一起之一局域SRAM记忆 体、一快取记忆体、及一I-快取记忆体。 13.如请求项8之微处理器次系统,其中该单一处理 器核心总成之该等两个或两个以上微处理器装置 包括用以轮询该SoC IC之一通信滙流排装置以着手 处理一个或多个网路协定通信的构件。 14.一种具网路处理功能之系统晶片(SoC)积体电路( IC)系统,其包括: 一网路处理器核心,其用于在复数个网路处理器单 元中控制SoC网路处理器功能; 一SoC局域系统滙流排装置,用以实现介于该等SoC网 路处理器单元之间的通信,其中一个SoC网路处理器 单元包括一独立的多处理器次系统核心,该核心包 括: i)至少一个微处理器,用以实施一给定功能; ii)至少一个记忆体储存装置,用于储存资料与指令 中之至少一项;及 iii)互连构件,用以实现介于两个或两个以上微处 理器装置与该SoC IC局域系统滙流排装置之间的高 速通信, 其中该单一SoC多处理器次系统核心提供多执行緖 网路处理能力。 15.如请求项14之SoC IC系统,其中该单一SoC多处理器 次系统核心进一步包括一个或多个介面装置,其能 够根据一网路通信协定来接收通信,其中该网路通 信协定包括来自下列组之一个或多个协定,该组包 括:光纤通道、Gb乙太网路、Infiniband。 16.如请求项15之SoC IC系统,其组态成一DSP、协同处 理器、混合ASIC、或其它网路处理配置中之一个, 其中该SoC局域系统滙流排装置为一高速局域滙流 排构件,用于互连该等SoC网路处理器单元与该网路 处理核心。 17.如请求项16之SoC IC系统,其中该等网路处理器单 元包括选自下列组之一个或多个单元,该组包括: 一SRAM、一DDR控制器、一PCI-X桥、一直接记忆体存 取DMA装置、一DMA控制器、一用以经由一个或多个I /O介面装置而与外部单元建立介面的晶片周边滙 流排(OPB)、及一被采用来提供一介接一乙太网路 区域网路(LAN)系统之资料链路层介面的媒体存取 控制(MAC)协定装置。 18.如请求项14之SoC IC系统,其中该多处理器次系统 核心进一步包括一可程式化之处理器局域滙流排 桥装置,用于实现介于该微处理器次系统与该SoC局 域系统滙流排装置之间的资料流程。 19.如请求项18之SoC IC系统,其中该可程式化之处理 器局域滙流排桥装置装置调节介于两个通信系统 之间的通信讯号及讯号协定,该等两个通信系统系 经由实施该单一处理器核心总成之该SoC IC装置进 行通信。 20.如请求项14之SoC IC系统,其中该单一多处理器次 系统核心之该互连构件包括一纵横开关,其用于将 对应于两个或两个以上微处理器装置之独立执行 緖组系结在一起。 21.如请求项14之SoC IC系统,其中与该次系统内之该 等两个或两个以上微处理器装置相关联的该至少 一个记忆体储存装置包括下列其中一个或多个:用 以将该等微处理器装置连接在一起之一局域SRAM记 忆体、一快取记忆体及一I-快取记忆体。 22.如请求项21之SoC IC系统,其中该单一多处理器次 系统核心包括用于轮询该SoC IC之一局域系统滙流 排装置以着手处理一个或多个网路协定通信的构 件。 23.一种包含有系统晶片(SoC)处理器之积体电路(IC) 系统,其包括: 一处理器核心,其用于在复数个SoC单元装置中控制 SoC处理功能; 一SoC局域系统滙流排装置,用以实现介于该等SoC单 元装置之间的通信,其中一个SoC单元装置包括一单 一独立型多处理器次系统核心,该核心包括: 复数个多处理器,其中每一多处理器具有一与其相 关联之局域记忆体,从而形成一处理器丛集;及 一开关构造构件,其用以连接在该SoC内的每一处理 器丛集, 其中该单一SoC多处理器次系统核心能够执行多执 行緖作业处理。 24.如请求项23之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其中包括复数个多处理器之该独立 型多处理器次系统核心可实施预定功能组以用作 一功能型SoC单元,其中该开关构造连接该SoC IC内的 每一处理器丛集,从而实现为该核心内之该功能所 需之处理的资料流量流向。 25.如请求项23之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其中该开关构造构件进一步实现该 核心内之该功能所需之处理的资料流量及指令流 量之传递。 26.如请求项23之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其中该开关构造构件包括一纵横开 关,该纵横开关在该多处理器次系统核心内将独立 执行緖组组织成一蜂巢样式。 27.如请求项26之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其中该等复数个多处理器中的每个 多处理器各包括一局域SRAM记忆体、一运算逻辑部 件(ALU)或浮点部件(FPU)中之一部件和对应的资料快 取记忆体以及一以将处理器执行緖组连接在一起 之指令快取记忆体(I-快取记忆体)。 28.如请求项26之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其中该单一独立型多处理器次系统 核心系运作为包括下列项中之一项的SoC实施:一微 处理器、DSP、协同处理器、混合ASIC、或另一网路 处理器配置。 29.如请求项26之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其中该处理器丛集之相关联的局域 记忆体包括一局域SRAM或晶片DRAM。 30.如请求项26之包含有系统晶片(SoC)处理器之积体 电路(IC)系统,其进一步包括一软体轮询连接构件, 用以引导滙流排及I/O媒体连接,其中该轮询连接构 件轮询该SoC局域系统滙流排装置以处理一个或多 个网路协定。 图式简单说明: 图1至图3说明了包括根据先前技术之多个处理核 心、记忆体及介面的网路处理器晶片之多种先前 技术建构; 图4描绘了一用于本发明之较佳实施例中的例示性 处理器核心; 图5描绘了根据本发明之较佳实施例之一用以建构 功能性的多处理器次系统的例示性概述; 图6描绘了根据本发明之第二实施例之使用图4(b) 之SoC次系统的网路附着处理器之另一实施例; 图7描绘了根据本发明之另一实施例之使用基于处 理器的次系统的SoC; 图8描绘了根据本发明之另一实施例的SoC多处理器 次系统; 图9描绘了图8之系统中所提供的桥单元之一可能 建构;及 图10描绘了根据本发明之用以建构独立多处理器 核心150'之例示性网路处理器配置200。 |
