| 主权项 |
1.一种CMOS影像感测器(CMOS image sensor)的闸极间隙壁(spacer)制造方法,系包括:(a)沈积氧化层于基板上,而所述之基板系为已完成闸极及源/汲极的第一次掺杂步骤之基板;(b)形成光阻层于所述源/汲极上之氧化层上,并裸露出位于所述闸极上之氧化层;(c)对所述光阻层与所述闸极上之氧化层进行第一阶段蚀刻;(d)除去所述光阻层;(e)进行第二阶段蚀刻将所述闸极上之氧化层完全除去,而位于所述源/汲极上之氧化层仍有部分留下;(f)使用第三阶段蚀刻将所述留下之源/汲极上之氧化层除去。2.如申请专利范围第1项所述之CMOS影像感测器的闸极间隙壁制造方法,其中所述形成之氧化层系使用四乙氧基矽烷(tetraethoxysilanes;TEOS)作为反应气体。3.如申请专利范围第1项所述之CMOS影像感测器的闸极间隙壁制造方法,其中所述步骤b中系使用旋涂方式形成所述光阻,且所述光阻不进行曝光便使用显影方式使所述闸极上之氧化层裸露出来。4.如申请专利范围第1项所述之CMOS影像感测器的闸极间隙壁制造方法,其中所述之第一阶段蚀刻及第二阶段蚀刻系使用电浆方式进行。5.如申请专利范围第1项所述之CMOS影像感测器的闸极间隙壁制造方法,其中所述之第一阶段蚀刻时所蚀刻之厚度介于400至500埃。6.如申请专利范围第1项所述之CMOS影像感测器的闸极间隙壁制造方法,其中所述之第三阶段蚀刻系使用湿式蚀刻方式。7.一种闸极间隙壁(spacer)制造方法,系包括:(a)沈积氧化层于基板上,而所述之基板系包含完成闸极及源/汲极之第一次掺杂步骤的基板;(b)形成牺牲层覆盖住所述源/汲极上之氧化层,并裸露出所述闸极上之氧化层;(c)对所述牺牲层与所述闸极上之氧化层进行第一阶段蚀刻;(d)除去所述牺牲层;(e)使用第二阶段蚀刻以形成间隙壁,而所述源/汲极上之氧化层仍有部分留下;(f)使用第三阶段蚀刻蚀刻将所述留下之源/汲极上之氧化层除去。8.如申请专利范围第7项所述之闸极间隙壁制造方法,其中所述形成之氧化层系使用四乙氧基矽烷(tetraethoxysilanes;TEOS)作为反应气体。9.如申请专利范围第7项所述之闸极间隙壁制造方法,其中所述牺牲层系为光阻层。10.如申请专利范围第7项所述之闸极间隙壁制造方法,其中所述之第一阶段蚀刻及第二阶段蚀刻系使用电浆方式进行。11.如申请专利范围第7项所述之闸极间隙壁制造方法,其中所述之第一阶段蚀刻厚度介于400至500埃。12.如申请专利范围第7项所述之闸极间隙壁制造方法,所述第二阶段蚀刻的蚀刻终点(etching end),系将所述闸极上之氧化层完全除去。13.如申请专利范围第7项所述之闸极间隙壁制造方法,其中所述之第三阶段蚀刻系使用湿式蚀刻方式。图式简单说明:第一图A为本发明实施例中形成光阻于基板之最上层之制程剖面示意图。第一图B为本发明实施例中形成光阻于源/汲极上之氧化层,但裸露出闸极氧化层之制程剖面示意图。第一图C为本发明实施例中制作闸极间隙壁时进行第一阶段蚀刻的制程剖面示意图。第一图D为本发明实施例中制作闸极间隙壁时,除去光阻之制程剖面示意图。第一图E为本发明实施例中制作闸极间隙壁时,进行第二阶段蚀刻之制程剖面示意图。第一图F为本发明实施例中制作闸极间隙壁时,进行第三阶段蚀刻之制程剖面示意图。 |
