| 摘要 |
<P>Conformément à un procédé de programmation d'un dispositif de mémoire flash, tout d'abord des cellules de mémoire flash, en fonction de l'unité mot/ octet, parmi des cellules de mémoire flash d'un réseau de cellules de mémoire (110) sont sélectionnées. Les cellules de mémoire flash sélectionnées au moyen des circuits de décodeurs de rangée (120) et de colonne (130) sont programmées séquentiellement de manière à présenter une tension de seuil prédéterminée inférieure à une tension de seuil cible. Ensuite, les cellules de mémoire flash sélectionnées sont simultanément programmées depuis la tension de seuil prédéterminée jusqu'à la tension de seuil cible ou sont divisées selon plusieurs groupes destinés à être programmés séquentiellement. Moyennant cet algorithme de programmation, bien que le degré d'intégration du dispositif de mémoire flash soit augmenté et que le niveau de tension d'alimentation soit abaissé, une quantité suffisante de courant requise pour une programmation peut être appliquée sans augmenter la dimension d'une puce de circuit intégré.</P>
|
