| 发明名称 | 进行无序多线程执行的加载和存储指令排序系统 | ||
| 摘要 | 在本发明的一个实施例中,处理器包括一个包含加载缓冲器(182)和存储缓冲器(184)的存储器顺序缓冲器(MOB)(178),其中,MOB对加载和存储指令排序,以保持不同线程中的加载与存储指令之间的数据一致性,其中至少有一个线程从属于至少另一个线程。在本发明的另一个实施例中,处理器包括一个执行管道,用于并行地执行至少一部分线程,其中至少有一个线程从属于至少另一个线程,执行管道包含一个对加载和存储指令排序的存储器顺序缓冲器。处理器也包含检测电路,用于检测与加载缓冲器中的加载指令相关联的推测错误。 | ||
| 申请公布号 | CN1285064A | 申请公布日期 | 2001.02.21 |
| 申请号 | CN98813652.X | 申请日期 | 1998.12.11 |
| 申请人 | 英特尔公司 | 发明人 | H·阿克卡利 |
| 分类号 | G06F12/10 | 主分类号 | G06F12/10 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴立明;王忠忠 |
| 主权项 | 1．一种处理器，包含：一个包含加载缓冲器和存储缓冲器的存储器顺序缓冲器(MOB)，其中，MOB对加载和存储指令排序，以保持不同线程中的加载与存储指令之间的数据一致性，其中至少有一个线程从属于至少另一个线程。 | ||
| 地址 | 美国加利福尼亚州 | ||