半导体装置及其制造方法

摘要

在半导体衬底的第1主面上形成了多个槽5a,在槽5a间被夹住的区域内形成了p型扩散区2和n型扩散区3,以便沿槽的深度方向构成pn结。P型扩散区2具有从一方的槽5a的侧壁面扩散了p型杂质的杂质浓度分布,n型扩散区3具有从另一方的槽5a的侧壁面扩散了n型杂质的杂质浓度分布。在p型扩散区2和n型扩散区3的第2主面一侧形成了n⁺高浓度衬底区1。槽5a的从第1主面算起的深度Td比p型和n型扩散区2、3的从第1主面算起的深度Nd深了p型扩散区2内的p型杂质或n型扩散区3内的n型杂质的制造时的扩散长度L以上。由此,可得到高耐压、低导通电阻的半导体装置。

主权项

1．一种半导体装置，其特征在于：具备：第1导电型的半导体衬底，具有互相相对的第1和第2主面，而且具有设置在上述第1主面上的多个槽；第1导电型的第1杂质区，在被多个上述槽中的相邻的一方和另一方的槽夹住的上述半导体衬底的区域内的上述一方的槽的侧壁面上被形成，具有从上述一方的槽的侧壁面开始扩散了第1导电型的杂质的杂质浓度分布，而且具有比上述半导体衬底的第1导电型的区域的杂质浓度低的杂质浓度；以及第2导电型的第2杂质区，在被上述一方和另一方的槽夹住的上述区域内的上述另一方的槽的侧壁面上被形成，具有从上述另一方的槽的侧壁面开始扩散了第2导电型的杂质的杂质浓度分布，而且与上述第1杂质区形成pn结，上述一方和另一方的槽具有相对于上述第1主面其侧壁面维持预定的斜率、同时从上述第1主面到第1深度位置延伸的第1延伸部，将上述第1和第2杂质区形成为从上述第1深度位置朝向上述第1主面一侧浅了上述第1和第2导电型杂质在制造时扩散的长度以上。