结合晶片、基板及导线架之半导体封装改良结构

摘要

本创作系关于一种结合晶片、基板及导线架之半导体封装改良结构，尤指一种可扩充功能、节省成本并有效提升产品良率之半导体封装结构设计，其主要系令一基板与一导线架固结一体，再藉基板承载固定至少一晶片，而基板与晶片间藉由打线方式连接彼此对应的线路，基板与导线架接脚间亦藉由打线方式连接彼此对应的线路，再经封胶结合一体之结构设计，使该半导体元件于封装过程中可有效避免晶片因碰撞而损坏，以提高产品良率、降低成本，并使该半导体元件不仅可适用于单一晶片结构，亦可制成复数晶片模组化之结构者。

主权项

1.一种结合晶片、基板及导线架之半导体封装改良结构,其包含一导线架、一基板及至少一晶片,其中晶片固定于预设复数线路的基板上,基板与导线架固结一体,晶片上预设的复数接点各以金属线连接至基板上对应线路上,并自该线路以金属线连接至导线架上的对应接脚上,再于外侧封胶固结成元件成品。2.如申请专利范围第1项所述之结合晶片,基板及导线架之半导体封装改良结构,其中导线架于其相对预设复数接脚内侧形成晶片座,基板对应于晶片座大小且固定于晶片座上。3.如申请专利范围第1项所述之结合晶片、基板及导线架之半导体封装改良结构,其中导线架于其相对预设复数接脚内侧形成中空部,基板略大于中空部并固定于导线架接脚的内侧端部的底面。图式简单说明:第一图:系本创作第一种实施型态于封装前之立体分解示意图。第二图:系本创作第一种实施型态应用另一型式导线架之平面示意图。第三图:系本创作第一种实施型态之封装流程示意图。第四图:系本创作第二种实施型态于对装前之立体分解示意图。第五图:系本创作第二种实施型态应用另一型式导线架之平面示意图。第六图:系本创作第二种实施型态之封装流程示意图。