| 主权项 |
1.一种减低金属膜所造成应力之方法,该方法至少包含:以下步骤:提供至少含有一第一金属层之半导体晶圆;及形成一氮化层在该半导体晶圆的背面。2.如申请专利范围1之方法,其中上述之第一金属层的材料对该半导体晶圆系具有张力的。3.一种减低金属膜所造成应力之方法,该方法至少包含:以下步骤:提供至少含有一第一金属层之半导体晶圆;移除半导体晶圆晶圆背面的氧化层;形成该第二金属层在该半导体晶圆背面;及施以热处理以形成金属矽化物在该半导体晶圆背面。4.如申请专利范围3之方法,其中上述之第二金属层的矽化金属的形成温度至少不高于使第一金属层热稳定度产生变化的温度。5.一种减低金属导线镶嵌薄膜应力之方法,该方法至少包含:以下步骤:提供一半导体晶圆,该晶圆具有至少一电晶体,该电晶体包含一复晶矽闸极,已掺杂导电型离子的源/汲极;全面形成第一导电金属层于该晶圆的正面;去除该晶圆背面的氧化层;形成第二导电金属层于该晶圆的背面;施以热处理以形成金属矽化层于该电晶体之源/汲极与该闸极上以形成欧米接触(Ohmic contact)及该晶圆的背面上;蚀刻该晶圆正面未反应的该第一导电金属层;全面形成内介电层(ILD)于晶圆的正面上;对晶圆的正面进行平坦化制程;及形成金属层该内介电层上。6.如申请专利范围5之方法,其中上述之第二导电金属层系至少选自Ti、W、Cr、Co及其组合之耐火金属其中一种。7.如申请专利范围5之方法,其中上述之第二导电金属层系以溅镀的方法形成。8.如申请专利范围5之方法,其中上述之第二导电金属层之厚度系该晶圆正面每形成400nm,该晶圆的背面之第二导电金属层约为20-100nm的厚度。图式简单说明:第一图显示矽基板上由于有氧化层的沉积层造成矽基板存在warpage的问题;第二图显示warpage的量度方法的示意图;第三图显示在各层金属层沉积后所量度之warpage的变化图;第四图显示以本发明之方法为降低warpage値在电晶赠形成后另在晶圆的背面也同时沉积一金属层的横截面示意图;第五图显示以本发明之方法形成金属矽化物层的横截面示意图;第六图显示以本发明之方法在晶圆背面形成金属矽化物层后再进行镶嵌或双镶嵌制程后的横截面示意图第七图显示以本发明之方法在晶圆背面形成金属矽化物层以缓和晶圆正面金属层的warpage値 |
