| 主权项 |
1.一种制造动态随机存取记忆体(DRAM) 装置于半导体基板上之方法,其包括下列步骤:形成第一层多晶矽化金属闸极结构于该半导体基板的第一区域中,该多晶矽化金属闸极结构系被覆盖以一氮化矽层,具有氮化矽间隙壁于多晶矽化金属闸极结构边缘,并具有源极/汲极区域于位于多晶矽化金属闸极结构间的该半导体基板中;形成一多晶矽化金属闸极结构于该半导体基板的第二区域中,该多晶矽化金属闸极结构系被覆盖以一氮化矽层,并具有氮化矽间隙壁于该多晶矽化金属闸极结构边缘,具有窗口于氮化矽层中,以暴露出在该半导体基板之该第二区域中之该多晶矽化金属闸极结构之金属矽化物层顶端表面的一部份;形成第一层的自行校准接触(SAC)窗口于该半导体基板之该第一区域中的第一氧化矽层中,以暴露出位于多晶矽化金属闸极结构间之该源极/汲极,并暴露出位于该第一层多晶矽化金属闸极结构之覆盖氮化矽层的一部份;形成一接触孔于该第一氧化矽层中,以暴露出该半导体基板之第二区域中的该半导体基板的第一部份;形成SAC结构于该第一层SAC窗口;形成一导电插塞结构于位于该半导体基板之第二区域之该第一氧化矽层中的该接触孔中;形成被覆盖以一氮化矽层并具有氮化矽间隙壁于该层多晶矽化金属结构边缘的第二层多晶矽化金属结构于第二氧化矽层上,该第二层多晶矽化金属结构的第一多晶矽化金属闸极结构系经由该第二氧化矽层中的第一窗口而被连接至位于该半导体基板之该第一区域中之被使用为位元线接触结构的下面SAC结构,而该第二层多晶矽化金属结构的第二多晶矽化金属闸极结构系经由该第二氧化矽层中的第二窗口而被连接至位于该半导体基板之该第二区域中之该导电插塞结构;形成一氮化矽罩幕图案于第三氧化矽层上,其具有位于该半导体基板之该第一区域之该氮化矽罩幕图案中的第一组窗口,而在该氮化矽罩幕图案中的第二组窗口系位于该半导体基板之该第二区域中;沈积一第四氧化矽层;形成一第二层SAC窗口于该半导体基板的该第一区域中,该第二层的SAC窗口系使用上面光阻轮廓中的窗口作为罩幕而产生于该第四氧化矽层,以及为该氮化矽罩幕图案中之该第一组窗口所暴露之该第三氧化矽层与该第二氧化矽层中,且该第二层SAC窗口系位于该第二层多晶矽化金属结构之多晶矽化金属结构间,以暴露出该第一层SAC窗口中的SAC结构顶端表面,而被使用为储存节点SAC结构;形成一下互连窗口于该半导体基板的该第二区域中,该下互连窗口系使用上面光阻轮廓中的窗口作为罩幕而产生于该第四氧化矽层中,并使用该氮化矽罩幕图案中之该第二组窗口作为罩幕而产生于该第三氧化矽层、该第二氧化矽层中与该第一氧化矽层中,以暴露出该半导体基板之该第二区域中之该半导体基板的第二部份并暴露出位于该半导体基板之该第二区域中之该多晶矽化金属闸极结构的金属矽化物层;形成储存节点电容结构于该第二层SAC窗口中;形成一下互连结构于该该下互连窗口中;由该氮化矽罩幕图案的顶端表面选择性地移除该第四氧化矽层;形成由一单元电极板结构、一电容介电层以及该储存节点电容结构所组成的电容结构于该半导体基板的该第一区域中;形成金属插塞结构于第五氧化矽层的窗口中,其第一金属插塞结构与该电容结构接触,第二金属插塞与该下互连结构接触,而第三金属插塞则经由该第二层多晶矽化金属结构之该第二多晶矽化金属结构面被连接至该导电插塞结构;以及形成上互连结构,其第一上互连结构经由该第一金属插塞结构而被连接至该电容结构,第二上互连结构经由该第二金属插塞结构而被连接至该下互连结构,而该第三上互连结构经由该第三金属插塞结构面被连接至该第二层多晶矽化金属结构之该第二多晶矽化金属结构。2.如申请专利范围第1项所述之方法,其中该第一层多晶矽化金属闸极结构之该多晶矽化金属闸极结构系由使用LPCVD或PECVD制程而获得之厚度为大约1000至2500间的一上面氮化矽覆盖层,以及经由LPCVD沈积而获得之诸如矽化钨等厚度为大约500至1500间的一金属矽化物层,以及使用LPCVD制程而获得之厚度为大约500至1500间的一下面多晶矽层所组成;该多晶矽层可在沈积期间藉着将砷或磷添加于矽烷气氛中而于原位置被掺杂,或者多晶矽层可被本质地沈积,并经由砷或磷离子的离子植入而被掺杂。3.如申请专利范围第1项所述之方法,其中位于该第一属多晶矽化金属闸极结构之多晶矽化金属闸极结构边缘之该氮化矽间隙壁系经由使用LPCVD或PECV D制程的氮化矽层沈积为大约200至 1000的厚度并接着以使用CF4为蚀刻物质的非等向性RIE制程而被形成。4.如申请专利范围第1项所述之方法,其中该第一氧化矽层系经由LPCVD或PECVD制程而被沈积为大约5000至10000的厚度。5.如申请专利范围第1项所述之方法,其中该第一层的自行校准接触窗口系藉由使用CHF3为蚀刻物质之非等向性RIE制程而被形成于该第一氧化矽层中。6.如申请专利范围第1项所述之方法,其中形成于该第一层SAC窗口中的该SAC结构系由使用LPCVD制程而获得之厚度为大约3000至6000的掺杂多晶矽层或钨层所组成。7.如申请专利范围第1项所述之方法,其中该第二层多晶矽化金属结构系由使用LPCVD或PECVD制程而获得之厚度为大约1000至2500间的上面氮化矽覆盖层以及一下面多晶矽化金属层所组成,其中该下面多晶矽化金属系由使用LPCVD制程而获得之厚度为大约500至1500间的一矽化钨层与使用LPCVD制程而获得之厚度为大约500至1500间的一下面掺杂多晶矽层所组成。8.如申请专利范围第1项所述之方法,其中位于该第二层多晶矽化金属结构边缘上之该氮化矽间隙壁系经由使用LPCVD或PECVD制程的氮化矽层沈积大约200至1000的厚度并接着以使用CHF3为蚀刻物质的非等向性RIE制程而被形成。9.如申请专利范围第1项所述之方法,其中该第二层的自行校准接触窗口系藉由使用CHF3为蚀刻物质之选择性非等向性RIE制程而被形成于该第四氧化矽层中、该第三氧化矽层中以及该第二氧化矽层中。10.如申请专利范围第1项所述之方法,其中形成于该第二层SAC窗口中之该储存节点结构系藉由使用LPCVD制程之厚度为大约4000至12000的钨层所组成。11.如申请专利范围第1项所述之方法,其中该第四氧化矽层系经由使用稀释之HF或经缓冲之HF溶液的湿式蚀刻制程而被选择性地移除。12.如申请专利范围第1项所述之方法,其中位于该第五氧化矽层之窗口中的该金属插塞结构系以经由LPCVD制程而获得之厚度为大约4000至10000的钨层所组成。13.一种使用自行校准接触窗口、自行校准接触结构与双重镶嵌制程于一半导体基板上同时制造DRAM单元之DRAM电容节点结构以及DRAM晶片周边区域之互连结构之方法,包括下列步骤:成长一层二氧化矽闸极绝缘层;形成为氮化矽所覆盖之多晶矽化金属闸极结构于该二氧化矽闸极绝缘层上,其具有第一氮化矽间隙壁于该DRAM单元区域中之为氮化矽所覆盖之多晶矽化金属闸极结构边缘;在不为位于该DRAM单元区域中之该为氮化矽所覆盖之多晶矽化金属闸极结构所覆盖之该半导体基板区域中形成源极/汲极区域;形成一为氮化矽所覆盖之多晶矽化金属闸极结构于该二氧化矽闸极绝缘层上,其具有第一氮化矽间隙壁于该周边区域中之为氮化矽所覆盖之多晶矽化金属闸极结构边缘;形成一窗口于该周边区域中之为氮化矽所覆盖之多晶矽化金属闸极结构之氮化矽覆盖层中,以暴露出为氮化矽所覆盖之多晶矽化金属闸极结构之金属矽化物层顶端表面的一部份;沈积一第一氧化矽层;形成第一SAC窗口于该DRAM单元区域之该第一氧化矽层中,以暴露出该源极/汲极区域,并暴露出该为氮化矽所覆盖之多晶矽化金属闸极结构顶端表面的一部份;在该第一氧化矽层中开启一接触孔,以暴露出该周边区域之该半导体的第一区域;沈积一导电层,其完全地填充第一SAC窗口并完全地填充在该周边区域的该第一氧化矽层中的该接触孔;由该第一氧化矽层顶端表面移除该导电层,以产生SAC结构于该DRAM单元区域之该SAC窗口中,并产生一导电插塞于该周边区域之该接触孔中;沈积一第二氧化矽层;将该第二氧化矽层平坦化;形成第一介层孔于该第二氧化层中,而暴露出SAC结构顶端表面的一部份,以被使用为位元线SAC结构,并形成第二介层孔于该第二氧化矽层中,以暴露出该导电插塞结构顶端表面的一部份;沈积一第一多晶矽层,以完全填充该第一介层孔并完全填充该第二介层孔;沈积一矽化钨层于下面该第一多晶矽层上方;沈积一第一氮化矽层于该矽化钨层上方;刻划该第一氮化矽层、该矽化钨层以及该第一多晶矽,以产生具有经由为多晶矽所填充之第一介层孔而被连接至下面该位元线SAC结构之为第一氮化矽所覆盖之多晶矽化金属结构,并具有经由为多晶矽所填充之第二介层孔而被连接至该导电插塞结构之为第二氮化矽所覆盖之多晶矽化金属闸极结构之为氮化矽所覆盖之多晶矽化金属结构;形成第二氮化矽间隙壁于该为氮化矽所覆盖之多晶矽化金属结构边缘上;沈积一第三氧化矽层;将该第三氧化矽层平坦化;沈积一第二氮化矽层;刻划该第二氮化矽层,以形成具有暴露出该第三氧化矽层、上面第二SAC结构与第三SAC结构区域以被使用为储存节点SAC结构之第一组窗口以及具有直接位于该周边区域之该为氮化矽所覆盖之多晶矽化金属闸极结构之氮化矽层中之该窗口正上方并位于该周边区域之该半导体基板之第二区域正上方之该氮化矽硬式罩幕中之第二组窗口之氮化矽硬式罩幕;沈积一第四氧化矽层;将为上面光阻轮廓之窗口所暴露之该第四氧化层移除,并将为该氮化矽硬式罩幕之该第一组窗口所暴露之该第三氧化矽层与该第二氧化矽层移除,以产生SAC储存节点窗口;将为该上面光阻轮廓之窗口所暴露之该第四氧化层移除,并将该第三氧化矽层、该第二氧化矽层与该第一氧化矽层移除,以产生下互连窗口于该周边区域中;沈积一第一钨层,以完全填充该SAC储存节点窗口并完全填充该下互连窗口;由该第四氧化矽层的顶端表面将该第一钨层移除,以产生该SAC储存节点结构于该SAC储存节点窗口中,并产生下互连结构于该下互连窗口中;.移除该第四氧化矽层;形成一电容介电属于该SAC储存节点结构上;沈积一第二多晶矽层;刻划该第二多晶矽层,以产生由该单元电极板、该电容介电层与该SAC储存节点结构所组成之DRAM电容结构的单元电极板;沈积一第五氧化矽层;将该第五氧化矽层平坦化;开启一第一介层孔于该第五氧化矽层中,以暴露出该DRAM单元区域中之该DRAM电容结构的该单元电极板,并开启一第二介层孔于该第五氧化矽层中,以暴露出该周边区域中之该下互连结构的顶端表面开启一第三介层孔于该第五氧化矽层、该氮化矽硬式罩幕、该第三氧化矽层以及为氮化矽所覆盖之该第二多晶矽化金属闸极结构的覆盖氮化矽层中,以暴露出为氮化矽所覆盖之该第二多晶矽化金属闸极结构的矽化钨层;沈积一第二钨层,以完全填充该第一介层孔、该第二介层孔以及该第三介层孔;由该第五氧化矽层的顶端表面将该第二钨层移除,以产生钨插塞于该第一介层孔、该第二介层孔以及该第三介层孔中;沈积一铝基金属层;以及刻划该铝基金属层以形成:经由位于该第一介层孔之钨插塞而与该DRAM电容结构接触之一第一铝基互连结构;经由位于该第二介层孔之钨插塞而与该下互连结构接触之一第二铝基互连结构;以及经由位于该第三介层孔之钨插塞而与该为氮化矽所覆盖之第二多晶矽化金属结构接触之一第三铝基互连结构。14.如申请专利范围第13项所述之方法,其中该二氧化矽闸极绝缘层系于氧气,蒸汽气氛中被热氧化成长为大约50至200的厚度。15.如申请专利范围第13项所述之方法,其中该为氮化矽所覆盖之多晶矽化金属闸极结构系由一以LPCVD或PECVD制程所获得之厚度大约1000至2500的上面氮化矽层,以及一下面多晶矽化金属层所组成,其中该多晶化金属系由一LPCVD制程所获得之厚度为大约500至1500的矽化钨层以及一由LPCVD制程所获得之厚度大约为500至1500之在原位置被掺杂之下面多晶矽层所组成。16.如申请专利范围第13项所述之方法,其中该第一SAC窗口系由使用CHF3为蚀刻物质之选择性非等向性RIE制程而被形成于该第一氧化矽层中。17.如申请专利范围第13项所述之方法,其中用于该第一SAC窗口之该SAC结构中的该导电层系为经LPCVD制程以及在沈积过程中将砷或磷添加至矽烷气氛中之在原位置的掺杂而获得的多晶矽层。18.如申请专利范围第13项所述之方法,其中用于该第一SAC窗口之该SAC结构中的该导电层系为经RF溅镀制程而获得之具有下面氮化钛层的钨层。19.如申请专利范围第13项所述之方法,其中该为氮化矽所覆盖之多晶矽化金属结构系由一以LPCVD或PECVD制程所获得之厚度大约1000至2500的上面氮化矽层,以及一面下多晶矽化金属层所组成,其中该多晶化金属系由一LPCVD制程所获得之厚度为大约500至1500的矽化钨层与一厚度大约为500至1500之在原位置被掺杂之下面多晶矽层所组成。20.如申请专利范围第13项所述之方法,其中该氮化矽硬式罩幕的形成系藉由将以LPCVD或PECVD制程所获得之厚度大约200至1000的该第二氮化矽层,使用以CHF3作为蚀刻物质的非等向性RIE制程而被刻划形成该第一组的窗口以及该第二组的窗口。21.如申请专利范围第13项所述之方法,其中该第四氧化矽层系使用LPCVD或PECVD制程而被沈积至大约4000至10000的厚度。22.如申请专利范围第13项所述之方法,其中该SAC储存节点结构系由使用LPCVD或RF溅镀制程所沈积厚度为大约4000至12000的该第一钨层所形成。23.如申请专利范围第13项所述之方法,其中该第四氧化矽层系以使用稀释的HF或经缓冲的HF溶液之湿式蚀刻制程而被选择性地移除。24.如申请专利范围第13项所述之方法,其中该钨插塞系由使用LPCVD或RF溅镀制程所沈积厚度为大约4000至10000A的该第二钨层所形成。图式简单说明:第一图-第二十图系以示意剖面图示用以同时产生DRAM单元之电容节点以及位于DRAM晶片周边区域之元件用的互连结构之主要制造步骤。 |
