高密度高速度反及闸罩幕式唯读记忆体制造方法

摘要

本发明提出一种制造高密度高速度反及闸罩幕式唯读记忆体之方法，本方法构筑使掺杂物扩散至矽基板之方法来形成极浅接面之源极与汲极，因此降低了相邻位元线的穿透效应。首先依序形成一闸极氧化层、掺杂多晶矽层以及氮化矽层于基板上，并将闸极定义出来，再进行编码区之掺杂，接着于基板之上形成一矽层，并对该矽层植入 n+离子，离子植入后，在该矽层上形成一导电层以作为位元线区域。最后进行高温退火以驱使n+离子扩散到矽基板以形成极浅接面之源极与汲极，至此记忆体制程即告完成。

主权项

1.一种制造罩幕式唯读记忆体的方法,该方法至少包括:形成一字元线结构于半导体基板之上;形成一介电层于该半导体基板之上;植入第一导电型离子于该介电层中;形成一导电层于该介电层上;并实施一高温退火制程,以驱使该第一导电型离子进入该半导体基板中,形成源极与汲极区域。2.如申请专利范围第1项之方法,其中更包含下列步骤以形成上述字元线结构:形成一闸极氧化层于上述半导体基板之上;形成一多晶矽层于该闸氧化层之上;形成一氮化矽层于该多晶矽层之上;图案化该氮化矽层与该多晶矽层,以定义字元线区域;并形成间隙壁于上述图案化之字元线区域上,同时除去该闸氧化层位于相邻字元线区域间,该间隙壁之外的部份。3.如申请专利范围第2项之方法,上述之多晶矽层由掺杂的多晶矽所形成。4.如申请专利范围第2项之方法,其中上述之间隙壁由氮化矽所形成。5.如申请专利范围第4项之方法,其中更包含下列步骤以形成上述氮化矽间隙壁:沈积一氮化矽薄膜于上述半导体基板之上;并非等向性蚀刻该氮化矽薄膜。6.如申请专利范围第1项之方法,其中更包含下列步骤以形成编码区于上述半导体基板之上:形成一图案化之光阻于上述半导体基板上以定义该编码区之位置,该光阻暴露出该编码区之位置,而覆盖于其他区域之上;并植入第二导电型离子于上述半导体基板上的该编码区中。7.如申请专利范围第6项之方法,其中上述之第二导电型离子为p型离子。8.如申请专利范围第7项之方法,其中上述之p型离子植入的剂量与能量分别为51011至11015离子/平方公分、80至300keV。9.如申请专利范围第7项之方法,其中上述之p型离子为硼离子。10.如申请专利范围第7项之方法,其中上述之p型离子为二氟化硼。11.如申请专利范围第1项之方法,其中上述之介电层为非晶矽层。12.如申请专利范围第1项之方法,其中上述之介电层为多晶矽层。13.如申请专利范围第1项之方法,上述第一导电型离子为n型离子。14.如申请专利范围第13项之方法,其中上述之n型离子植入的剂量以及能量分别51014至51016离子/平方公分、10至150keV。15.如申请专利范围第13项之方法,其中上述之n型离子为磷离子。16.如申请专利范围第13项之方法,其中上述之n型离子为砷离子。17.如申请专利范围第13项之方法,其中上述之n型离子为锑离子。18.如申请专利范围第1项之方法,其中上述之导电层为金属层。19.如申请专利范围第18项之方法,其中上述之金属层材质选自由钛、钨、铜、铂、镍等金属所组成的族群。20.如申请专利范围第1项之方法,其中上述之导电层为多晶矽化金属层。21.如申请专利范围第1项之方法,其中上述高温退火制程之温度约为摄氏800度至1100度。22.一种制造罩幕式唯读记忆体的方法,该方法至少包括:形成一字元线结构于半导体基板之上;形成一矽层于该半导体基板之上;植入第一导电型离子于该矽层中;形成一导电层于该矽层;并实施一高温退火制程,以驱使该第一导电型离子进入该半导体基板中,形成源极与汲极区域。23.如申请专利范围第22项之方法,其中更包含下列步骤以形成上述字元线结构:形成一闸极氧化层于上述半导体基板之上;形成一多晶矽层于该闸氧化层之上;形成一氮化矽层于该多晶矽层之上;图案化该氮化矽层与该多晶矽层,以定义字元线区域;并形成间隙壁于上述图案化之字元线区域上,同时除去该闸氧化层位于相邻字元线区域间,该间隙壁之外的部份。24.如申请专利范围第23项之方法,上述之多晶矽层由掺杂的多晶矽所形成。25.如申请专利范围第23项之方法,其中上述之间隙壁由氮化矽所形成。26.如申请专利范围第25项之方法,其中更包含下列步骤以形成上述氮化矽间隙壁:沈积一氮化矽薄膜于上述半导体基板之上;并非等向性蚀刻该氮化矽薄膜。27.如申请专利范围第22项之方法,其中更包含下列步骤以形成编码区于上述半导体基板之上:形成一图案化之光阻于上述半导体基板上以定义该编码区之位置,该光阻暴露出该编码区之位置,而覆盖于其他区域之上;并植入第二导电型离子于上述半导体基板上的该编码区中。28.如申请专利范围第27项之方法,其中上述之第二导电型离子为p型离子。29.如申请专利范围第28项之方法,其中上述之p型离子植入的剂量与能量分别为51011至11015离子/平方公分、80至300keV。30.如申请专利范围第28项之方法,其中上述之p型离子为硼离子。31.如申请专利范围第28项之方法,其中上述之p型离子为二氟化硼。32.如申请专利范围第22项之方法,其中上述之矽层为非晶矽。33.如申请专利范围第22项之方法,其中上述之矽层为多晶矽。34.如申请专利范围第22项之方法,上述第一导电型离子为n型离子。35.如申请专利范围第34项之方法,其中上述之n型离子植入的剂量以及能量分别51014至51016离子/平方公分、10至150keV。36.如申请专利范围第34项之方法,其中上述之n型离子为磷离子。37.如申请专利范围第34项之方法,其中上述之n型离子为砷离子。38.如申请专利范围第34项之方法,其中上述之n型离子为锑离子。39.如申请专利范围第22项之方法,其中上述之导电层为金属层。40.如申请专利范围第39项之方法,其中上述之金属层材质选自由钛、钨、铜、铂、镍等金属所组成的族群。41.如申请专利范围第22项之方法,其中上述之导电层为多晶矽化金属层。42.如申请专利范围第22项之方法,其中上述高温退火制程之温度约为摄氏800度至1100度。43.一种制造罩幕式唯读记忆体的方法,该方法至少包含:形成一字元线结构于半导体基板之上;形成一图案化之光阻于该半导体基板上以定义该编码区,该光阻暴露出该编码区,而覆盖于其他区域之上;且植入第一导电型离子于上述半导体基板上的该编码区中。形成一矽层于该半导体基板之上;植入第二导电型离子于该矽层中;形成一导电层于该矽层;并实施一高温退火制程,以驱使该第二导电型离子进入该半导体基板中,以形成源极与汲极区域。44.如申请专利范围第43项之方法,其中更包含下列步骤以形成上述字元线结构:形成一闸极氧化层于上述半导体基板之上;形成一多晶矽层于该闸氧化层之上;形成一氮化矽层于该多晶矽层之上;图案化该氮化矽层与该多晶矽层,以定义字元线区域;并形成间隙壁于上述图案化之字元线区域上,同时除去该闸氧化层位于相邻字元线区域间,该间隙壁之外的部份。45.如申请专利范围第44项之方法,上述之多晶矽层由掺杂的多晶矽所形成。46.如申请专利范围第44项之方法,其中上述之间隙壁由氮化矽所形成。47.如申请专利范围第46项之方法,其中更包含下列步骤以形成上述氮化矽间隙壁:沈积一氮化矽薄膜于上述半导体基板之上;并非等向性蚀刻该氮化矽薄膜。48.如申请专利范围第43项之方法,其中上述之第一导电型离子为p型离子。49.如申请专利范围第48项之方法,其中上述之p型离子植入的剂量与能量分别为51011至11015离子/平方公分、80至300keV。50.如申请专利范围第48项之方法,其中上述之p型离子为硼离子。51.如申请专利范围第48项之方法,其中上述之p型离子为二氟化硼。52.如申请专利范围第43项之方法,其中上述之矽层为非晶矽。53.如申请专利范围第43项之方法,其中上述之矽层为多晶矽。54.如申请专利范围第43项之方法,上述第二导电型离子为n型离子。55.如申请专利范围第54项之方法,其中上述之n型离子植入的剂量以及能量分别51014至51016离子/平方公分、10至150keV。56.如申请专利范围第54项之方法,其中上述之n型离子为磷离子。57.如申请专利范围第54项之方法,其中上述之n型离子为砷离子。58.如申请专利范围第54项之方法,其中上述之n型离子为锑离子。59.如申请专利范围第43项之方法,其中上述之导电层为金属层。60.如申请专利范围第59项之方法,其中上述之金属层材质选自由钛、钨、铜、铂、镍等金属所组成的族群。61.如申请专利范围第43项之方法,其中上述之导电层为多晶矽化金属层。62.如申请专利范围第43项之方法,其中上述高温退火制程之温度约为摄氏800度至1100度。图式简单说明:第一图为本发明中沈积闸氧化层、多晶矽层在基板上之半导体晶圆截面图;第二图为本发明中沈积氮化矽层于基板上之半导体晶圆截面图;第三图为本发明中用微影蚀刻制程制作闸极与字元线之半导体晶圆截面图;第四图为本发明中形成氮化物间隙壁(spacer)在字元线侧壁之半导体晶圆截面图;第五图为本发明中使用离子植入法以形成编码区之半导体晶圆截面图;第六图为本发明中形成一矽层于基板上并实施离子植入之半导体晶圆截面图;第七图为本发明中形成一导电层之半导体晶圆截面图;第八图为本发明中高温退火过程以形成极浅接面之半导体晶圆截面图;及第九图为本发明中高密度反及闸罩幕式唯读记忆体之半导体晶圆俯视图。