| 主权项 |
1.一种静电放电保护电路的结构,包括:一矽基底;一井,形成在该矽基底中;一第一扩散区,形成在该井中;一第二扩散区,形成在该井中;一第三扩散区,形成在该井外侧之该矽基底中;一第四扩散区,形成在该井外侧之该矽基底中,且该第四扩散区比该第三扩散区更远离该井;一闸极,形成在该第三扩散区与该井之间的上方处,且该闸极、该井与该第三扩散区形成一金氧半电晶体。2.如申请专利范围第1项所述之结构,其中该矽基底是p型矽基底。3.如申请专利范围第2项所述之结构,其中该井是n井。4.如申请专利范围第3项所述之结构,其中该第一扩散区中的掺杂离子是硼离子,该第二扩散区中的掺杂离子是磷离子,该第三扩散区中的掺杂离子是磷离子,该第四扩散区中的掺杂离子是硼离子。5.如申请专利范围第4项所述之结构,其中该井与该第三扩散区的间距是介于约1.5m-3m之间,且该金氧半电晶体的击穿电压是介于约6V-10V之间。6.如申请专利范围第1项所述之结构,其中该矽基底是n型矽基底。7.如申请专利范围第6项所述之结构,其中该井是p井。8.如申请专利范围第7项所述之结构,其中该第一扩散区中的掺杂离子是硼离子,该第二扩散区中的杂离子是磷离子,该第三扩散区中的掺杂离子是硼离子该第四扩散区中的掺杂离子是磷离子。9.如申请专利范围第1项所述之结构,更包复数个场氧化层,用以隔离不同的扩散区。图式简单说明:第一图是一种习知矽控整流器的半导体剖面示意图;第二图a-第二图c是应用本发明之一较佳实施例的制造剖面流程图;以及第三图是第二图c的等效电路图。 |
