| 主权项 |
1.一种具有其中以第一电极层和电介质薄膜及第二电极层的次序堆叠的结构之电介质电容器,其中,具有沟槽的位准间绝缘体是配置在该电介质电容器中,且沟槽中埋有以第一电极层,电介质薄膜及第二电极层形成的堆叠结构。2.如申请专利范围第1项之电介质电容器,其中,第一电极层与电介质薄膜各具有依据位准间绝缘体的沟槽的底部与侧部的组态的形状,且第一电极层及电介质薄膜两者的端缘与第二电极层及位准间绝缘体的各表面一起形成相同的表面。3.如申请专利范围第2项之电介质电容器,其中,第一电极层及位准间绝缘体两者的端缘实质上各组成与第二电极层及位准间绝缘体的各表面一起的平坦表面。4.如申请专利范围第2项之电介质电容器,其中,沟槽具有弯曲的形状于底部及侧部,且第一电极层及电介质薄膜两者的端缘各具有依据沟槽形状的弯曲形状。5.如申请专利范围第2项之电介质电容器,其中,具有锥角的区域是配置于沟槽的侧部,且第一电极层及电介质薄膜两者的端缘各具有设有依据沟槽的锥形区域的锥角的形状。6.如申请专利范围第2项之电介质电容器,其中,沟槽的横截面具有长方形或正方形的形状,且第一电极层及电介质薄膜各具有凹面的形状。7.如申请专利范围第1项之电介质电容器,其中,以氮化物处理过的相互扩散防止层是配置于沟槽的邻接区域。8.如申请专利范围第1项之电介质电容器,其中,缓合层是配置在沟槽与第一电极层之间。9.如申请专利范围第1项之电介质电容器,其中,电介质薄膜具有铁电的特性。10.如申请专利范围第9项之电介质电容器,其中,具有铁电特性的电介质薄膜是与SBT(Bi2SrTa2O9),SBTN(Bi2SrTa2-xNbxO9),PZT(Pb(Zr,Ti)O3)或PLZT((Pb,La)(Zr,Ti)O3)一起形成。11.如申请专利范围第1项之电介质电容器,其中,电介质薄膜具有高电介质常数的特性。12.如申请专利范围第11项之电介质电容器,其中,具有高电介质常数的电介质薄膜是与Ta2O5,BST((Ba,Sr)TiO3)或STO(SrTiO3)一起形成。13.一种电介质电容器包含:第一位准间绝缘体,具有沟槽及埋入此沟槽的堆叠结构,其中以第一电极层,电介质薄膜及第二电极层的次序堆叠;第二位准间绝缘体,具有面向形成在第一位准间绝缘体上的第二电极层的接触孔,并具有以绝缘材料制成而形成在此接触孔的壁上的侧壁;及配线层,经由侧壁薄膜之间的区域而形成在电连接至第二电极层的第二位准间绝缘体上。14.一种制造电介质电容器的方法,其步骤包含:形成具有在形成有切换装置的基板上弄平的表面,并在面向此切换装置的位准间绝缘体中形成沟槽;及在以第一电极层,电介质薄膜及第二电极层的次序堆叠于位准间绝缘体的沟槽中后,依据位准间绝缘体的表面弄平沟槽的表面。15.如申请专利范围第14项之制造电介质电容器的方法,其中:在形成沟槽于位准间绝缘体中后,以第一电极层,电介质薄膜及第二电极层的次序堆叠于包括有沟槽的位准间绝缘体上,第一电极层,电介质薄膜及第二电极层是以位准间绝缘体作为端点检测层并藉由化学机械抛光方法予以处理,以及沟槽的表面是依据位准间绝缘体的表面予以弄平。16.如申请专利范围第15项之制造电介质电容器的方法,其中,第一电极层,电介质薄膜及第二电极层是藉由化学机械抛光予以处理,然后,抛光表面是另藉由施加蚀刻处理至沟槽及位准间绝缘体而弄平。17.如申请专利范围第15项之制造电介质电容器的方法,其中,以第一电极层,电介质薄膜及第二电极层的次序堆叠并具有高于第二电极层的表面高度,然后,处理第一电极层,电介质薄膜及第二电极层。18.如申请专利范围第17项之制造电介质电容器的方法,其中,以第一电极层,电介质薄膜及第二电极层的次序堆叠并具有位准间绝缘体的表面高度,其以小于50nm的范围内高于第二电极层的表面高度。19.如申请专利范围第15项之制造电介质电容器的方法,其中,第一电极层,电介质薄膜及第二电极层是藉由化学蒸汽淀积分别形成。20.如申请专利范围第14项之制造电介质电容器的方法,其中,位准间绝缘体是选择性地藉由等向蚀刻予以处理以便形成具有弯曲形状于底部与侧部的沟槽。21.如申请专利范围第20项之制造电介质电容器的方法,其中,施加用以形成沟槽的蚀刻直到沟槽与邻接形成的电容器的沟槽之间的距离变为最小线宽或更小。22.如申请专利范围第14项之制造电介质电容器的方法,其中,位准间绝缘体是选择性地藉由非等向蚀刻予以处理以便形成具有长方形或正方形的构截面的沟槽。23.如申请专利范围第22项之制造电介质电容器的方法,其中,在形成具有长方形或正方形的沟槽于位准间绝缘体后,沟槽的端部是藉由加热至位准间绝缘体上予以平滑化。24.一种电介质记忆体,包含:切换装置,形成于基板中;位准间绝缘体,具有配置在切换装置上的沟槽;及电介质电容器,具有以第一电极层,电介质薄膜与第二电极层的次序堆叠,且电连接至切换装置并埋入位准间绝缘体的沟槽中。25.一种电介质记忆体,包含:切换装置,形成于基板中;第一位准间绝缘体,具有配置在切换装置上的沟槽;电介质电容器,具有以第一电极层,电介质薄膜与第二电极层的次序堆叠,且电连接至切换装置并埋入第一位准间绝缘体的沟槽中;第二位准间绝缘体,具有形成在第一位准间绝缘体上并面向第二电极层的接触孔,且具有形成在接触孔的壁上并以绝缘材料制成的侧壁的侧壁薄膜;及配线层,形成在经由侧壁薄膜间的区域而电连接至第二电极层的第二位准间绝缘体上。26.如申请专利范围第25项之电介质记忆体,其中,第一电极层的厚度保持在30至150nm的范围内。27.如申请专利范围第25项之电介质记忆体,其中,电介质薄膜的厚度保持在50至120nm的范围内。图式简单说明:第一图是习知的电介质记忆体的横截面图。第二图A与第二图B是说明习知电介质记忆体的问题的横截面图。第三图显示本发明的第一实施例的电介质记忆体的横截面图。第四图A,第四图B与第四图C是解说第四图A,第四图B与第四图C中所述的电介质记忆体的分别的制造步骤。第五图A与第五图B是解说延续自第四图C中所述的电介质记忆体的分别的制造步骤。第六图显示本发明的第二实施例的电介质记忆体的横截面图。第七图是解说第六图中所述的电介质记忆体的分别的制造步骤。第八图显示本发明的第三实施例的电介质记忆体的横截面图。第九图显示本发明的第四实施例的电介质记忆体的横截面图。第十图A与第十图B解说在电介质电容器中上电极层与下电极层的短路的上视图。第十一图显示本发明的第五实施例的电介质记忆体的横截面图。第十二图A与第十二图B是解说第十一图中所述的电介质记忆体的分别的制造步骤。第十三图A与第十三图B是解说根据本发明的第六实施例的电介质记忆体的分别的制造步骤。第十四图A与第十四图B是解说根据本发明的第七实施例的电介质记忆体的分别的制造步骤。 |
