| 主权项 |
1.一种动态随机存取记忆体的制造方法,包括: 提供一基底,该基底上有一垫氧化层和一罩幕层, 于包括该垫氧化层和该罩幕层的该基底中 形成一沟渠; 于该沟渠的该基底表面形成一衬氧化层; 于该衬氧化层上形成一共形的衬层,其中该衬层的 材质不同于该衬氧化层的材质; 于该沟渠中形成一绝缘插塞; 剥除部份该衬层和该罩幕层,使该衬层与该基底的 表面相隔一距离; 覆盖一大致共形的第一绝缘层,该第一绝缘层的材 质不同于该衬层的材质; 剥除部份该第一绝缘层和该垫氧化层,至暴露出该 基底; 于该基底上形成一字元线和二源极/汲极区,其中 该字元线为一绝缘材质所包覆,该些源极 /汲极区位于该字元线两侧的基底中,该些源极/汲 极区的深度大于该衬层与该基底表面相 隔的该距离; 于该字元线上覆盖一平坦的第二绝缘层; 于该第二绝缘层中形成一第一开口和一第二开口, 用以分别暴露出该些源极/汲极区,其中 该第一开口深及该沟渠的底部; 覆盖一大致共形的第三绝缘层,该第三绝缘层的材 质不同于该衬层的材质; 剥除部份该第三绝缘层,至暴露出该基底; 覆盖一大致共形的第一导电层; 于该第一导电层上覆盖一共形的介电层; 于该介电层上覆盖一第二导电层,该第二导电层填 满该第一开口和该第二开口; 定义该第二导电层、该介电层和该第一导电层,以 于对应于该第一开口的区域形成一电容器 ,且同时于该第二开口中形成一堆叠型插塞; 于该电容器和该堆叠型插塞上形成一第四绝缘层; 将该第四绝缘层和该第二绝缘层图案化,以于该第 四绝缘层和该第二绝缘层中形成一第三开 口,用以暴露出该堆叠型插塞之该第一导电层;以 及 于该第四绝缘层上形成一导线,且经由该第三开口 与该堆叠型插塞的该第一导电层做电性耦 接。2.如申请专利范围第1项所述之动态随机存取 记忆体的制造方法,其中该衬层的材质包括氮 化矽。3.如申请专利范围第1项所述之动态随机存 取记忆体的制造方法,其中该第一绝缘层、该第 二绝缘层、该第三绝缘层和该第四绝缘层的材质 包括氧化物。4.如申请专利范围第1项所述之动态 随机存取记忆体的制造方法,其中于该第四绝缘层 上所 形成之该导线包括一位元线。5.如申请专利范围 第1项所述之动态随机存取记忆体的制造方法,其 中于该第四绝缘层上所 形成之该导线包括该动态随机存取记忆体之一周 边电路区的一内连线。6.一种动态随机存取记忆 体的制造方法,包括: 提供一基底,该基底中已形成一沟渠,该沟渠之该 基底表面已形成一衬氧化层,且该衬氧化 层上大致覆盖一共形的衬层,而该衬层与该基底表 面相隔一距离,该沟渠中并填入一绝缘插 塞; 于该基底上形成一字元线和二源极/汲极区,其中 该字元线为一绝缘材质所包覆,该些源极 /汲极区位于该字元线两侧的基底中,该些源极/汲 极区的深度大于该衬层与该基底表面相 隔的该距离; 于该字元线上覆盖一平坦的第一绝缘层; 于该第一绝缘层中形成一第一开口和一第二开口, 用以分别暴露出该些源极/汲极区,其中 该第一开口深及该沟渠的底部; 覆盖一大致共形的第二绝缘层,该第二绝缘层的材 质不同于该衬层的材质; 剥除部份该第二绝缘层,至暴露出该基底; 覆盖一大致共形的第一导电层; 于该第一导电层上覆盖一共形的介电层; 于该介电层上覆盖一第二导电层,该第二导电层填 满该第一开口和该第二开口; 定义该第二导电层、该介电层和该第一导电层,以 于该第一开口中形成一电容器,且同时于 该第二开口中形成一堆叠型插塞; 于该电容器和该堆叠型插塞上形成一第三绝缘层; 于该第三绝缘层和该第一绝缘层中形成一第三开 口,用以暴露出该堆叠型插塞之该第一导电 层;以及 于该第三绝缘层上形成一导线,且该导线经由该第 三开口与该堆叠型插塞的该第一导电层做 电性耦接。7.如申请专利范围第6项所述之动态随 机存取记忆体的制造方法,其中该衬层的材质包括 氮 化矽。8.如申请专利范围第6项所述之动态随机存 取记忆体的制造方法,其中该第一绝缘层、该第 二绝缘层和该第三绝缘层的材质包括氧化物。9. 如申请专利范围第6项所述之动态随机存取记忆体 的制造方法,其中于该第三绝缘层上所 形成之该导线包括一位元线。10.如申请专利范围 第6项所述之动态随机存取记忆体的制造方法,其 中于该第三绝缘层上所 形成之该导线包括该动态随机存取记忆体之一电 路区的一内连线。图式简单说明: 第一图A至第一图I系绘示根据本发明较佳实施例 之一种动态随机存取记忆体的制造流程 剖面图;以及 第二图系绘示第一图I之上视图。 |
