发明名称 三维装置
摘要 记忆体IC10a系具有基板(转印侧基板)21,及叠层于该基板21上的记忆格阵列71,及记忆格阵列,及记忆格阵列73,各记忆格阵列71,72及73系分别介经薄膜构造之转印法,以该顺序从第21图中下侧被叠层。上述转印法系经由分离层在原基板上形成薄膜装层(记忆格阵列)之后,在上述分离层照射照射光,而在上述分离层之层内及/或界面产生剥离,并将上述原基板上之薄膜装置层转印至基板21侧者。
申请公布号 TW407295 申请公布日期 2000.10.01
申请号 TW088103006 申请日期 1999.02.26
申请人 精工爱普生股份有限公司 发明人 井上聪;下田
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种三维装置,属于将配置于二维方向之所定领域的由复数薄膜装置层叠层在其厚度方向而成的三维装置,其特征为:介经转印法叠层上述各薄膜装置层中之至少一层者。2.一种三维装置,属于基体上,在向二维方向扩展之所定领域内将构成电路之复数薄膜装置层叠层在其厚度方向俾构成三维方向之电路的三维装置,其特征为:介经转印法叠层上述各薄膜装置层中之至少一层者。3.如申请专利范围第1项或第2项所述的三维装置,其中,上述转印法系在基础基板上经由分离层形成薄膜装置层之后,将照射光照射在上述分离层,在上述分离层之层内及/或介面产生剥离,并将上述基础基板上之薄膜装置层转印至三维装置之基板侧者。4.如申请专利范围第3项所述的三维装置,其中,上述分离层之剥离系介经构成分离层之物质的原子间或分子间之结合力消失或减少所产生者。5.如申请专利范围第3项所述的三维装置,其中,上述分离层之剥离,系介经由构成分离层之物质发生气体所产生者。6.如申请专利范围第3项所述的三维装置,其中,上述照射光系雷射光者。7.如申请专利范围第3项所述的三维装置,其中,上述分离层系由非晶质矽、陶瓷、金属或有机高分子材料所构成者。8.如申请专利范围第1项或第2项所述的三维装置,其中,在上述薄膜装置层形成连接电极,介经该连接电极,电气式地连接邻接之上述薄膜装置层彼此间者。9.如申请专利范围第8项所述的三维装置,其中,上述连接电极系存在于上述薄膜装置层之两面者。10.如申请专利范围第8项所述的三维装置,其中,介经各向异性导电膜接合邻接的上述薄膜装置层彼此间者。11.如申请专利范围第1第或第2项所述的三维装置,其中,在上述各薄膜装置层中所对应之两层中,在其中一方之层形成发光部,而在另一方之层形成受光来自上述发光部之光的受光部,介经此等发光部及受光部,在上述两层间可实行依光之通信者。12.如申请专利范围第1项或第2项所述的三维装置,其中,上述转印被叠层的薄膜装置层,系与其他之薄膜装置层中之至少一层同时地制造者。13.如申请专利范围第1项或第2项所述的三维装置,其中,上述各薄膜装置层中之至少一层,系具有复数之薄膜电晶体者。14.如申请专利范围第1项或第2项所述的三维装置,其中,上述各薄膜装置层中之至少一层,系构成记忆格阵列者。15.如申请专利范围第1项或第2项所述的三维装置,其中,上述各薄膜装置层中之至少一层,系构成一个记忆体者。16.如申请专利范围第1项或第2项所述的三维装置,其中,上述各薄膜装置层中之至少一层,系构成记忆格阵列者,其他之薄膜装置中之至少一层系构成逻辑电路者。17.如申请专利范围第16项所述的三维装置,其中,上述逻辑电路,构成可驱动上述记忆格阵列者。18.如申请专利范围第16项所述的三维装置,其中,上述逻辑电路与记忆格阵列,系由不同设计规则所形成者。19.如申请专利范围第16项所述的三维装置,其中,上述逻辑电路与记忆格阵列,系由不同设计参数所形成者。20.如申请专利范围第16项所述的三维装置,其中,上述逻辑电路与记忆格阵列,系由不同制造处理所形成者。图式简单说明:第一图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第二图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第三图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第四图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第五图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第六图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第七图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第八图系模式地表示本发明的薄膜构造之转印方法之实施例之制程的剖面图。第九图系模式地表示本发明之三维装置之第1实施例的剖面图。第十图系模式地表示图示于第九图的三维装置之制造方法之制程的剖面图。第十一图系模式地表示本发明的三维装置之制造方法之第1实施例之制程的剖面图。第十二图系模式地表示本发明的三维装置之制造方法之第1实施例之制程的剖面图。第十三图系模式地表示本发明的三维装置之制造方法之第1实施例之制程的剖面图。第十四图条模式地表示本发明的三维装置之制造方法之第1实施例之制程的剖面图。第十五图系模式地表示本发明的三维装置之制造方法之第1实施例之制程的剖面图。第十六图系模式地表示本发明的三维装置之其他构成例的剖面图。第十七图系模式地表示本发明的三维装置之其他构成例的剖面图。第十八图系模式地表示本发明的三维装置之其他构成例的剖面图。第十九图系表示本发明之有机EL元件之构成例的剖面图。第二十图系表示本发明之PIN光二极体之构成例的剖面图。第二十一图系模式地表示本发明的三维装置之第4实施例的图式。第二十二图系表示本发明的SRAM之记忆格(1格)之构成例的电路图。第二十三图系表示本发明的三维装置之第5实施例的斜视图。第二十四图系表示本发明的三维装置之第6实施例的斜视图。第二十五图系表示本发明的三维装置之第7实施例的斜视图。第二十六图系表示本发明的三维装置之第8实施例的斜视图。第二十七图系表示本发明的三维装置之第9实施例的斜视图。
地址 日本