| 主权项 |
1.一种差动放大电路,包括:放大部,将非反相输入节点与反相输入节点间之差动电压给予放大而输出;输出缓冲电路,在输入节点接收上述放大部之输出,并将根据来自上述放大部之输出的信号予以输出至输出节点;以及保护电路,侦测上述输出缓冲电路之输入节点与之输出节点间之电位,当此被侦侧之电位差系大于既定値时,保护电路系截止或限制流经上述输出缓冲电路之电流。2.如申请专利范围第1项之差动放大电路,其中上述输出缓冲电路包括:第一输出电晶体,连接于高电位电源节点与上述输出节点间;第二输出电晶体,连接于低电位电源节点与上述输出节点间;输出推信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第一输出电晶体之控制电极;以及输出拉信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第二输出电晶体之控制电极;上述保护电路具有接地保护电路,当被侦测之电位差系大于既定値时,截止由上述输出缓冲电路之输出推信号产生电路处流出而流至上述第一输出电晶体之控制电极之控制电流。3.如申请专利范围第1项之差动放大电路,其中上述输出缓冲电路包括:第一输出电晶体,连接于高电位电源节点与上述输出节点间;第二输出电晶体,连接于低电位电源节点与上述输出节点间;输出推信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第一输出电晶体之控制电极;以及输出拉信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第二输出电晶体之控制电极;上述保护电路具有非接地保护电路,当被侦测之电位差系大于既定値时,截止由上述输出缓冲电路之输出拉信号产生电路处流出而流至上述第二输出电晶体之控制电极之控制电流。4.如申请专利范围第1项之差动放大电路,其中上述输出缓冲电路包括:第一输出电晶体,连接于高电位电源节点与上述输出节点间;第二输出电晶体,连接于低电位电源节点与上述输出节点间;输出推信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第一输出电晶体之控制电极;以及输出拉信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第二输出电晶体之控制电极;上述保护电路具有接地保护电路,当被侦测之电位差系大于既定値时,截止由上述输出缓冲电路之输出推信号产生电路处流出而流至上述第一输出电晶体之控制电极之控制电流,且上述保护电路具有非接地保护电路,当被侦测之电位差系大于既定値时,截止由上述输出缓冲电路之输出拉信号产生电路处流出而流至上述第二输出电晶体之控制电极之控制电流。5.如申请专利范围第1项之差动放大电路,其中上述放大部系连接至第一高电位电源节点与第一低电位电源节点,其由施加至该第一高电位电源节点与该第一低电位电源节点间之电源电位所驱动;上述输出缓冲电路包括:第一输出电晶体,连接于不同于第一高电位电源节点之上述第二高电位电源节点与上述输出节点间;第二输出电晶体,连接于上述输出节点与不同于上述第一低电位电源节点之第二低电位电源节点间;输出推信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第一输出电晶体之控制电极;以及输出拉信号产生电路,将根据在上述输入节点之来自上述放大部之输出的控制电流馈入至上述第二输出电晶体之控制电极。6.如申请专利范围第5项之差动放大电路,其中施加至上述第一高电位节点之第一电源电位系不同于施加至上述第二高电位节点之第三电源电位。7.如申请专利范围第5项之差动放大电路,其中施加至上述第一低电位节点之第二电源电位系不同于施加至上述第二低电位节点之第四电源电位。8.如申请专利范围第5.6或7项之差动放大电路,其中第一箝位电路系连接于上述输出缓冲电路之上述输入节点与上述第二高电位电源节点间。9.如申请专利范围第5.6或7项之差动放大电路,其中第二箝位电路系连接于上述输出缓冲电路之上述输入节点与上述第二低电位电源节点间。10.如申请专利范围第8项之差动放大电路,其中第二箝位电路系连接于上述输出缓冲电路之上述输入节点与上述第二低电位电源节点间。图式简单说明:第一图系显示根据本发明之第一实施例之电路图。第二图系显示根据本发明之第一实施例之放大部21之电路图。第三图系显示根据本发明之第一实施例之电路图。第四图系显示根据本发明之第一实例之保护电路10的电路图。第五图系显示当作一提案例之差动放大电路之图。 |
