| 主权项 |
1.一种在接触插头上之位障层之制造方法,接触插头是配置在半导体本体中且至少几乎突出至半导体本体之主面,本方法之特征为:位障层(28;30a)是由预结构化之金属性过渡材料(30)与至少一个反应配偶体(32)进行化学反应而形成。2.如申请专利范围第1项之方法,其中预结构化之金属性过渡材料(30)是在由至少一个反应配偶体所组成之反应性化学大气中进行退火。3.如申请专利范围第1或第2项之方法,其中过渡材料(30)之预结构化是藉由在半导体本体(10)上沈积过渡材料(30)且随后对此种已沈积之过渡材料(30)进行结构化而完成。4.如申请专利范围第3项之方法,其中过渡材料(30)之结构化是藉由化学-物理性之气相蚀刻或藉由乾蚀刻程序来完成。5.如申请专利范围第1或第2项之方法,其中过渡材料(30)之预结构化是以选择性CVD-程序来进行,其中金属性过渡材料(30)局部性地被限制沈积在半导体本体(10)之接触插头(16)上。6.如申请专利范围第1或第2项之方法,其中使用非金属碳氢化合物作为反应配偶体。7.如申请专利范围第1或第2项之方法,其中须构成位障层(28;30a)以作为氮化物过渡金属层以便形成氧位障,其中金属性过渡材料(30)是在温度为400至700℃时在氨(NH3)中进行退火。8.如申请专利范围第1或第2项之方法,其中藉由链烷(Alkane)与金属性过渡材料(30)来进行反应而产生碳化物位障层以作为位障层(28;30a)。9.如申请专利范围第8项之方法,其中碳化物位障层藉由钨W在温度直至1000℃(含)时利用甲烷来进行退火而形成。10.如申请专利范围第9项之方法,其中退火过程持续30分钟之久。11.如申请专利范围第1或第2项之方法,其中藉由金属性过渡材料(30)与磷氢化合物(Phosphanen)进行反应而产生磷化物位障层以作为位障层(30a)。12.如申请专利范围第1或第2项之方法,其中藉由B2H6与金属性过渡材料进行反应而形成过渡金属硼化物以作为位障层(30)。13.如申请专利范围第1或第2项之方法,其中接触插头(16)之上端终止于半导体本体之主面下方且在半导体本体(10)之主面方向中引入位障层(28;30a)。14.如申请专利范围第5项之方法,其中接触插头(16)之上端终止于半导体本体之主面下方且在半导体本体(10)之主面方向中引入位障层(28;30a)。15.如申请专利范围第1或第2项之方法,其中在半导体本体(10)上或其中沈积金属性过渡材料(30)之后,只有一部份金属性过渡材料(30)转换成位障层(28;30a)。16.如申请专利范围第13项之方法,其中在半导体本体(10)上成其中沈积金属性过渡材料(30)之后,只有一部份金属性过渡材料(30)转换成位障层(28;30a)。17.如申请专利范围第1或第2项之方法,其中接触插头(16)是由金属性过渡材料(30)所构成,半导体本体(10)会受到一种退火步骤,使接触插头(16)之面向主面之上部区域转换成位障层(28;30a)。18.如申请专利范围第1或第2项之方法,其中在形成记忆体电容器时介电质层(22)直接与位障层(28)相接触且在此二层之间不设置电极层。19.一种半导体组件,其系指申请专利范围第1至第18项中任一项方法所制成者,其特征为:其具有至少一层依据申请专利范围第1至第18项之方法所制成之位障层。20.如申请专利范围第19之半导体组件,其中在半导体本体(10)中配置多个记忆体电容器。图式简单说明:第一图依据本发明第一实施例在不同之制造步骤之后半导体本体之三个切面图。第二图依据本发明之方法的第二实施例所制造之另一个半导体本体之切面图。第三图依据本发明之方法的第三实施例在不同之制造步骤之后半导体本体的二个切面图。第四图依据本发明之方法的第四实施例在不同之制造步骤之后半导体本体的三个切面图。第五图依据本发明之方法的第五实施例之半导体本体的切面图。第六图先前技艺之半导体本体之对应于先前已述及之切面图。第七图在第六图中以虚线表示之区域A之放大图。 |
