| 发明名称 |
Decoder-Anschlußanordnung für Speicherchips mit langen Bitleitungen |
| 摘要 |
Die Erfindung betrifft eine Decoder-Anschlußanordnung für Speicherchips, bei der in einem durch einen Bitleitung-Twist (8) bedingten Dummy-Bereich (7) eines Decoders (2) zusätzliche Durchkontaktierungen (6) zwischen Stromversorgungsleitungen (3) und dem Decoder (2) vorgesehen sind.
|
| 申请公布号 |
DE19907176(A1) |
申请公布日期 |
2000.08.31 |
| 申请号 |
DE19991007176 |
申请日期 |
1999.02.19 |
| 申请人 |
SIEMENS AG |
发明人 |
FEURLE, ROBERT;MANDEL, SABINE;SCHNEIDER, HELMUT |
| 分类号 |
G11C8/00;G11C5/02;G11C5/14;G11C7/18;H01L21/8242;H01L27/108;(IPC1-7):G11C8/00;H01L23/522 |
主分类号 |
G11C8/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
