改善互补式金氧半导体复晶矽蚀刻均匀度之制造方法

摘要

一种互补式金氧半导体复晶矽的蚀刻方法，其简述如下：于复晶矽层沈积后，再沈积一层氮化矽层。当进行闸极结构定义时，只蚀刻氮化矽层。去除光阻后，改以氮化矽层当成复晶矽层蚀刻之光罩，在不增加曝光层数(次数)的情况下，整合LDD离子植入步骤。先以光阻盖住ＰＭＯＳ区域，蚀刻复晶矽层以定义NMOS。接着进行NMOＳ之ＬＤＤ离子植入，再以光阻盖住ＮＭＯＳ区域，蚀刻复晶矽层以定义ＰＭＯＳ，接着进行ＰＭＯＳ之ＬDD离子植入。本发明分别对ＮＭＯＳ及ＰＭＯＳ进行复晶矽蚀刻（但不增加曝光次数)，可避免因磷离子于ＮＭＯＳ与ＰＭＯＳ的浓度差异，造成蚀刻率不同，而引发ＮＭＯＳ（PMOS)正常，PMOS（NMOS）桥接或线宽过大之异常现象。

主权项

1.一种互补式金氧半导体复晶矽之蚀刻方法,包括下列步骤:提供一基底,其中该基底中包括一具有一第一导电型第一区域与一具有一第二导电型之第二区域;形成一导电层于该基底上;形成具有闸极图案之一绝缘层于该导电层上;形成一第一光阻层覆盖该第一区域;以该绝缘层为罩幕,去除该第二区域上之部分该导电层,至暴露出该基底为止;对暴露出之该基底进行一第一掺杂步骤;去除该第一光阻层;形成一第二光阻层覆盖该第二区域;以该绝缘层为罩幕,去除该第一区域上之部分该导电层,至暴露出该基底为止;对暴露出该基底进行一第二掺杂步骤;以及去除该第二光阻层。2.如申请专利范围第1项所述之方法,其中该导电层为一多晶矽层。3.如申请专利范围第2项所述之方法,其中位于该第一区域上方之该多晶矽层具有该第一导电型,位于该第二区域上方之该多晶矽层具有该第二导电型。4.如申请专利范围第1项所述之方法,其中该第一导电型为P型,该第二导电型为N型。5.如申请专利范围第1项所述之方法,其中该绝缘层为一氮化矽层。6.如申请专利范围第1项所述之方法,其中该第一掺杂步骤与第二掺杂步骤系以离子植入法进行。7.一种互补式金氧半导体复晶矽之蚀刻方法,包括下列步骤:提供一基底,其中该基底中包括一具有一第一导电型第一区域与一具有一第二导电型之一第二区域,且该基底上形成一导电层,于该导电层上形成具有闸极图案之一绝缘层;以该绝缘层为罩幕,选择去除该第二区域上之部分该导电层,至暴露出该基底为止,并对暴露出之该基底进行一第一掺杂步骤;以及以该绝缘层为罩幕,选择去除该第一区域上之部分该导电层,至暴露出该基底为止,并对暴露出该基底进行一第二掺杂步骤。8.如申请专利范围第7项所述之方法,其中该导电层为一多晶矽层。9.如申请专利范围第8项所述之方法,其中位于该第一区域上方之该多晶矽层具有该第一导电型,位于该第二区域上方之该多晶矽层具有该第二导电型。10.如申请专利范围第7项所述之方法,其中该第一导电型为P型,该第二导电型为N型。11.如申请专利范围第7项所述之方法,其中该绝缘层为一氮化矽层。12.如申请专利范围第7项所述之方法,其中选择去除该第二区域上之部分该导电层步骤包括形成一光阻覆盖该第一区域。13.如申请专利范围第7项所述之方法,其中选择去除该第一区域上之部分该导电层步骤包括形成一光阻覆盖该第二区域。14.如申请专利范围第7项所述之方法,其中该第一掺杂步骤与第二掺杂步骤系以离子植入法进行。图式简单说明:第一图A至第一图E绘示习知一种互补式金氧半导体的制程流程剖面图;以及第二图A至第二图G绘示依照本发明较佳实施例一种互补式金氧半导体的制造流程剖面图。