发明名称 |
ELECTRONIC PHASE-LOCKING LOOP (PLL) |
摘要 |
<p>Der elektronische Phasenregelkreis (PLL) in digitaler Ausbildung wird durch einen zusätzlichen analogen Phasendetektor (APD) ergänzt, womit sich der Phasenfehler ("Jitter") noch besser als bisher bedämpfen lässt. Der PLL findet insbesondere als integrierte Schaltung (IC) seine Anwendung in dienstintegrierten Kommunikationsnetzen (ISDN), Datenkommunikation oder Netzwerken.</p> |
申请公布号 |
WO0043849(A2) |
申请公布日期 |
2000.07.27 |
申请号 |
WO2000DE00021 |
申请日期 |
2000.01.03 |
申请人 |
INFINEON TECHNOLOGIES AG;HART, SIEGFRIED;WERKER, HEINZ |
发明人 |
HART, SIEGFRIED;WERKER, HEINZ |
分类号 |
G06F;H03K5/13;H03L7/06;H03L7/099;(IPC1-7):G06F/ |
主分类号 |
G06F |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|